This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/993981/ucd90320-vrefa-design-check-for-external-3v-of-ldo-for-vrefa
你(们)好
UCD90320 VREFA+规格为2.4V~3V、但您的参考设计将3V 输出 LDO (REF5030A)用于 UCD90320 VREFA+。
该 LDO (REF5030A)可能超过 VREFA+规格规定的3V。 此设计是否存在任何风险？
为什么 VREFA+不使用2.5V~2.8V LDO？
非常感谢。
弗兰克
你好
REF5030A 是一款低漂移、极高精度(0.05%)电压基准器件、不会超过 UCD90320的 VREFA 规格。
如果您感觉更舒适、可以使用2.5V 参考设计。
当使用3V 基准时、2.5V 电压轨不需要外部分压器
此致
Yihe
尽管 REF5030A 是高精度 LDO、但 LDO 输出3V*(1+0.05%)仍然超出规格。
如果 VREFA+超过3V 规格、会出现什么问题？
VREFA+规格有多少容差？
ADC 参考值在 GUI 中设置后即为固定值。 因此、即使 Vref 也更改为3V + 0.05%。 器件仍将基准电压视为3V。
您不必担心 REF5030A 超出规格。 但请选择具有高精度的基准、以获得更高的精度。
感谢 您的解释。
由于 ADC 参考值最高、VREFA+规格的最大值为3V、因此即使超过规格值3.01V (1%)或更高、仅影响 ADC 精度、不会损坏芯片或导致其他异常状态的最高3.3V (10%)也是如此、对吗？
它不会损坏器件、但您的 ADC 读数不准确。
我们能否知道为什么参考设计使用3V 来实现 VREF+？
此设计的优势是什么？
使用外部基准可提高 ADC 精度。 数据表具有内部和外部基准的总误差。
使用3V 作为外部基准是为了节省2.5V 电压轨的分压电阻、这在应用中非常流行。
