[参考译文] LM25037：CS 引脚和过载保护计时器在1V - 1.3V SS 电压范围内未激活

大家好、Victor

在此感谢您关注 TI。 我很乐意将您的请求发送给相应的团队以提供支持。 请注意、支持此设备的团队在美国、因此他们将因美国假日而延迟响应。 请在1月4日这一周内回复。

云生

抱歉、拼写错误、应为 SS。 我突出显示并更正了它。  

请提供您的原理图以供审核、从而帮助您了解行为。

我们将 R18更改为470pF。

请提供您的原理图-我找不到您的原理图。

 我明白了。

请同时提供初级和次级功率级。 只有 IC 部分似乎没有足够的信息来帮助分析。

主板

您有没有答案、为什么 CS 引脚在1V 至1.3V 的 SS 引脚之间未启用？

它应该是逐周期电流限制、对吧？ 在该条件之间似乎被禁用。

我已将远程开/关晶体管从 UVLO 引脚传输到 SS 引脚。

效果似乎相同。

在 SS (软启动)引脚的1-1.3V 之间禁用 CS 逐周期功能。

您的电路中的+15_CTRL 在哪里？ 我找不到。

它由 PFC 380V 供电的 AUX SMPS 提供。

SO 380V PFC -> Aux -> 13V。

然后、我们通过打开晶体管集电极在 UVLO 引脚上进行远程操作。

380V PFC 也是直流/直流主板的输入。

请访问主板 https://e2e.ti.com/cfs-file/__key/communityserver-discussions-components-files/196/Main_5F00_SCH.png 

J8引脚1是13Vcc 控制电源电压。

Q3源极引脚连接在何处(它看起来 Q3未连接功率级环路的任何返回路径？

此外、您的电路仅显示 Q5至电流感应变压器。 为什么不感应 Q3电流？

Q3通过一根线从 J6连接到 J5、方向与 SEN1的磁通方向相反。

SEN1的输出为全桥并由 D12-13整流。

不用担心主功率级、我们几乎没有相同拓扑和设计的模块、这些模块已经运行了10年以上。

我不理解的是、当输出短路时 SS 引脚在1V - 1.3V 之间时、CS 引脚为什么不触发、我们通过 UVLO 引脚启动控制器。

此测试由我们的可靠性团队执行、同时通过降低输出整流器的额定值来降低成本。

然后、我们发现的 SS 引脚1V-1.3V 相关问题似乎会禁用 CS 引脚和 过载保护计时器。

当 SS 引脚介于1V 和1.3V 之间时、您的 CS 引脚电压波形和 RES 波形是什么？

如果连接了 J6至 J5、则在 Q3和 Q8导通时不会感测 Q3电流、对吧？ 那么、您只感应半周期电流？

我认为您需要放大测试波形以检查 CS 引脚电压波形以及 RES 波形、以查看在 RES 上升期间是否存在 CS 引脚过流限制、或者有时 CS 引脚实际上未达到过流限制、 也就是说、当您使用 UVLO 在输出短路的情况下启动转换器时、如果 CS 过流持续存在或不存在。

当您使用 UVLO 在输出短路的情况下启动转换器时、绿色波形(RES)不会持续上升。 在  接近10ms 的时间内、您的测试中的电阻仅会快速上升至2V。 这与 发生短路时的稳态运行不同、此时电阻会快速上升。

换句话说、您的波形显示 RES 在< 10ms 时保持低得多、并且仅在非常接近10ms 时突然上升。  由于 RES RISE 需要 CS 超限的情况持续存在、您需要检查 CS 引脚超限是否仍然存在- 您的 RES 波形似乎您的 CS 超限不会持续存在。  如果是、问题不是由于 SS 而是由于 CS 感应引起的。  因此、您需要进行测试 并找出答案。    

我认为您需要放大测试波形以检查 CS 引脚电压波形以及 RES 波形、以查看在 RES 上升期间是否存在 CS 引脚过流限制、或者有时 CS 引脚实际上未达到过流限制、 也就是说、当您使用 UVLO 在输出短路的情况下启动转换器时、如果 CS 过流持续存在或不存在。

当您使用 UVLO 在输出短路的情况下启动转换器时、绿色波形(RES)不会持续上升。 在  接近10ms 的时间内、您的测试中的电阻仅会快速上升至2V。 这与 发生短路时的稳态运行不同、此时电阻会快速上升。

换句话说、您的波形显示 RES 在< 10ms 时保持低得多、并且仅在非常接近10ms 时突然上升。  由于 RES RISE 需要 CS 超限的情况持续存在、您需要检查 CS 引脚超限是否仍然存在- 您的 RES 波形似乎您的 CS 超限不会持续存在。  如果是、问题不是由于 SS 而是由于 CS 感应引起的。  因此、您需要进行测试 并找出答案。  

一些说明(根据您的最后一个波形)：

我认为您需要放大测试波形以检查 CS 引脚电压波形以及 RES 波形、以查看在 RES 上升期间是否存在 CS 引脚过流限制、或者有时 CS 引脚实际上未达到过流限制、 也就是说、当您使用 UVLO 在输出短路的情况下启动转换器时、如果 CS 过流持续存在或不存在。

当您使用 UVLO 在输出短路的情况下启动转换器时、绿色波形(RES)不会持续上升。 在  接近10 31ms 的时间内(从波形屏幕的极左边缘)、您的测试中的电阻器仅会快速上升至2V。 这与 发生短路时的稳态运行不同、此时电阻会快速上升。

换句话说、您的波形显示 RES 在< 31 10ms 时保持低得多、并且仅在非常接近10ms 时突然上升。  由于 RES RISE 需要 CS 超限的情况持续存在、您需要检查 CS 引脚超限是否仍然存在- 您的 RES 波形似乎您的 CS 超限不会持续存在。  如果是、问题不是由于 SS 而是由于 CS 感应引起的。  因此、您需要测试 并确定 CS 是否仍然无法达到超限、并导致 RES 不会上升超过2V、这是停止 PWM 所必需的。  

J6通过插入 SEN1内核内部相反的方向的导线连接到 J5。 它是手动组装。

相反方向的导线和电流也在磁通中相反、因此我有一个桥式整流器、整流信号会传输到 CS 引脚。

我们知道、通过互感变压器 T1、次级电流几乎与初级电流相同。

初级电流与次级电流的原理相同 、即电流感应变压器 SEN1相互感应。

因此、我推断 CS 引脚的逐周期触发电流约为17A (次级电流)加上一些差异。

此变化可通过控制电路中的电流感应电阻器以及 R28和 R29进行调节。

顺便说一下、R28和 R29进一步将 IC 电流互感器 SEN1到 CS 引脚的电压分压、我可以根据自己的喜好进行调节。

在我对这些进行调整后、我确切知道负载电流何时会触发 CS 引脚。

您可以在此处>> https://e2e.ti.com/cfs-file/__key/communityserver-discussions-components-files/196/IMG_5F00_20201217_5F00_150618.jpg 查看此信息

RES 引脚将为 CS 引脚上的大约8个触发脉冲充电。 请检查、8个脉冲、然后 RES 引脚将被激活。

此外、我们可以观察到、由于 CS 引脚大于250mV、存在一些占空比限制。

但是、当启动输出短路时、这种情况不会发生、如这里>> https://e2e.ti.com/cfs-file/__key/communityserver-discussions-components-files/196/IMG_5F00_20201218_5F00_112623.jpg 所示

它超出了我设置的17A 触发电平。 SS 引脚的1.V-1.3V 之间可能存在一些消隐情况。

稍后、如果我有时间、我将探测 CS 引脚、我绝对相信它超过250mV。

您的测试结果显示、在大约31ms 后、RES 才会达到2V。 根据数据表、电阻器电容器正在充电 、 CS 引脚电流限制仍然存在、请参阅数据表第12页图13。

我认为您需要检查和测量 CS 引脚电压、以确认 CS 引脚电流限制状态持续存在。 同样、您的测试结果显示、RES 并未始终 充电、仅在非常接近31ms 的时间内、RES 突然快速上升至2V、然后 PWM 停止。  

你是对的、这是一个大问题。

1.为什么只有在10ms 后 RES 引脚才开始充电？ 从绿线到末端

另一个重要问题：

2.为什么逐脉冲未激活？  从绿线到末端

逐脉冲应将电流限制17A、但不会。 黄色线限值。

达到17A 时、计时器 RES 引脚应开始充电、但仅在10ms 后充电、此时电流已经为40A。