This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] UC3707:VL 和 VH

Guru**** 2529560 points
Other Parts Discussed in Thread: UC3707

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/965461/uc3707-vl-and-vh

器件型号:UC3707

您好、先生、

 我想在 VIN = VC = 40V 条件下使用 UC3707。

信号输入(输入 A、输入 B)将由 FPGA 供电、

但是、40V 时的数字输入低电平和数字输入高电平是多少?

数据表仅具有20V 条件。

数字输入低电平最大值为0.8V
数字输入高电平  最小值2.2V

 条件相同的情况下呢? 或其他条件。

希望您能澄清这个问题。

谢谢。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    福冈

    感谢您联系 E2E!

    关于您的问题、您列出的数字低电平和高电平在 VIN = VC = 40V 条件下应保持为真;因为输入级基于 TTL 并在内部参考。

    我希望这有助于回答您的问题!  如果我回答了您的问题、请单击绿色按钮;否则、请随时跟进!

    谢谢、

    Aaron Grgurich

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Aaron、

    非常感谢。