This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/875653/tps3700-low-logic-level-asserted-trouble-shooting
你好。
当我打开器件时、TPS3700每次都设置为低电平。
我的方案附在消息上。 Q8被解焊和导线短接。 Q14关闭。 我还尝试去焊它-没有效果。
如何解决此问题？
您好 StDenits、
您是否有电路的示波器截图？ 它们有助于诊断问题。
谢谢、 Abhinav。
@Abhinav.Sharma
不，我没有做过糖。
您对哪些要点感兴趣？
我认为、隔离此处的器件以找出问题是最佳做法。 如前所述、您尝试禁用 Q8和 Q14。 然后、我会尝试探测电阻分压器输出端的节点、以查看我们仍在检测活动电压的位置。 该器件似乎检测到低电压。 此外、为什么在 Vdd 线路上连接了电感器？
谢谢、 Abhinav、
>此外，为什么在 Vdd 线路上连接电感器？
这是5V 电源滤波器的一部分。
似乎问题是5V 和3.3V 直流稳压器的电源序列。 需要进行小幅更改并修改电源逻辑。
在 UV (3.3V -> 2.5V)的情况下、TPS3700工作正常：高逻辑电平将变为低电平。 未检查过压、但应相同。
这是我的错。 感谢你的帮助。
