请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：UCC21222-Q1 您好！
可调引脚的延迟为36ns 至50ns。
一旦 DIS 上的电压达到其阈值(或) 50%、输出将需要36ns 至50ns 才能达到其阈值的90%-请参阅数据表的图29。
但在实际情况下、我可以看到、一旦达到~2V 的阈值、输出就会下降。
它比数据表中提到的更快。 有什么原因吗？
您好！
可调引脚的延迟为36ns 至50ns。
一旦 DIS 上的电压达到其阈值(或) 50%、输出将需要36ns 至50ns 才能达到其阈值的90%-请参阅数据表的图29。
但在实际情况下、我可以看到、一旦达到~2V 的阈值、输出就会下降。
它比数据表中提到的更快。 有什么原因吗？
大家好、Mohana、
如果您的测试设置与数据表中为特性指定的条件不同、则典型延迟可能略有不同、但即使在这种情况下、也应非常接近规定的条件。 您看到差异的一个原因可能是、开始测量 DIS 引脚上升响应时间的 VIH 通常为1.8V、如部分6.9所示、而不是2V。 因此、响应时间可从禁用引脚上升沿的1.8V 到输出峰值的90%之间进行测量。 您能告诉我们这是否说明了响应时间的差异？ 请告诉我们有关您的设置以及是否是的更多信息
最棒的
Dimitri
