[参考译文] TPS62140A：EOS 故障的原因

对此进行了任何更新？

Satosi-San、

对延迟答复表示歉意。

当 EN 电压从高电平变为低电平时、负载(重负载或轻负载)似乎不应有任何应导致 EOS 的限制。

几个问题：

1. TP1连接到 EN。 TP2是输出电压。 对于这些测试点的"故障"屏幕截图、EN TP1被拉低至0V。 因此、预计输出电压(TP2)为0V。 您能否按照测试的执行顺序提供清晰的步骤？ 这将帮助我们澄清正常和失败操作的含义。

2.您是否仍然能够为您的电路加电并使电路板上的正常运行正常工作？

从原理图中可以看到、您使用 BJT 拉低 EN 引脚。 在此测试期间、您能否确认 BJT 是否未损坏？

4.您能否共享整个设计布局的高分辨率 pdf 或图像？ 我目前只能看到某些黑色和白色的组件。

此致、

模块

Ammod-San

感谢您的回复、

我回答您的问题：

①Failure IC 测试条件是 TP1被拉通、但使能未变为高电平并且输出为0V。

②No μ A、故障 IC 已为0V。

③BJT 未损坏、因为已更改故障和正常 IC 以连接这些电路板。

结果遵循 IC 的规格。

④Sorry、客户只有这些布局。  

此致、

Satoshi

Satosi-San、

将 TP1拉至高电平或低电平不应损坏 IC、除非存在其他损坏 IC 的机制。 请确保 EN 引脚上的电压摆幅大于-0.3V 并且低于数据表第5页的绝对最大额定值表7.1中的 VIN+0.3V。  

当 TP1上拉为高电平和低电平时、您可以共享 EN 引脚电压的波形吗？ 请告诉我们您进行这些测试的顺序。 发生故障时、电压是否超出上述限制？  

此致、

模块

Ammod-San

感谢您的回复、

我连接了 Vin 和 EN 启动。 (5V/div)

EN 的启动时间与 PVIN / AVIN 相同、但不超过绝对最大额定值。  

此致、

Satoshi

Satosi-San、

从屏幕截图中、当 EN 被拉至高电平时、Vout 看起来像预期的那样正确调节至5V。 这看起来是器件的预期运行。 如果在器件停止正常工作(在正常运行和故障之间转换)时有任何波形、我们可能能够进一步研究。

此致、

模块