[参考译文] TPS2115A：R1使用什么电阻器？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/963546/tps2115a-what-resistor-to-use-for-r1

器件型号：TPS2115A

大家好、

你好。

我们的客户希望了解数据表中列出的 R1 (stat pu)使用的电阻器。它不指示什么电阻会将其拉低。假设 PU 需要具有更高的电阻。因此、如果 stat 为高阻态、它上拉；如果 stat 为低电平、它下拉。

此外、什么会导致输入2不活动、即使 D0和 D1设置为低电平也是如此？在他的设计中、输入1在 D0为高电平时工作、正如预期的那样。但是、只有部分输入2电压通过。

谢谢！

艺术

5 年多前

0 admin 5 年多前

TI__Guru**** 2586275 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Art：

[引用用户="Art Mecina"]

[/报价]

状态引脚为开漏输出。当 STATUS 引脚下拉时、连接了漏极的内部 FET 具有极低的电阻、您基本上可以将其视为对地短路。 R1上拉仅确保 ST 引脚可以变为高电平。当 ST 下拉时、我们不希望它因分频器效应而变小、也不希望进行不必要的电流吸收。你不希望它像10秒的 Mohm 那样大、它可能会产生 RC 效应。

尽管如此、经验法则是上拉电阻几乎总是在附近、或恰好是10k、这是一个好地方、我们在 EVM 上使用10千欧的上拉电阻。

建议仅使用10k

[引用 user="Art Mecina">此外、什么情况下会导致 IN2不处于活动状态、即使 D0和 D1设置为低电平也是如此？在他的设计中、输入1在 D0为高电平时工作、正如预期的那样。但是、只有部分输入2电压通过。
[/报价]

如果 D0/D1都为低电平、则 IN2将切换到输出、除非输入无效/不满足 UVLO 条件。

请向我们提供有关输入和负载条件的更多信息。

如果可能、对于 VIN1、VIN2、OUT 和 D0/D1设置、示波器快照会很好。

最好

Dimitri

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TPS2115A：R1使用什么电阻器？