[参考译文] TPS62366A：开关频率随 PWM 模式变化的原因

用户好、

TPS62366A 基于 DCS 控制拓扑、请查看以下应用手册、其中讨论了 DCS 控制拓扑的频率变化。

如果您有任何疑问、请告诉我！

谢谢、

Dorian

感谢您的回答。
我很抱歉，但我还不能理解你提供的文件的内容。
这似乎需要更多的时间。

用户好、

如果您对内容有任何疑问、请咨询。

我们始终欢迎您的反馈。

谢谢！

此致、
Dorian

感谢您的回答。

请告诉我图2 (b)中2.5MHz 的 ON_TIME 在8V 或更低时增长的原因。

这意味着 OFF_TIME 会缩短以弥补损耗、 如果可以计算损耗、是否可以计算开关频率？

用户好、

TPS62130的形状可实现高达17V 的低至3V 的输入电压操作。 这意味着功率级的内置方式也可维持低输入电压运行。 通过图2b 中较高的导通时间、您可以看到系统尝试补偿降压转换器在较低输入电压下具有的较高 RDS_ON 90至120和40至50。

系统不是计算损耗、而是根据 VIN 电压调整其开关频率。  

TPS62366的输入电压为2.8V 至5.5V、没有此限制。  

您看到的仅适用于 TPS62130等具有宽输入电压运行的 DCS 控制。

如果您有任何其他问题、请告诉我！

谢谢、

Dorian  

根据您提供的文档、开关频率往往低于标称值。
据了解、由于 Ton 的时间由 IC 中栅极驱动的延迟时间延长、开关频率会降低、因此 Toff 也会延长。
每个 IC 的延迟时间是否固定？
您是否可以告诉我 TI 每个 IC 的延迟时间？

您好、用户：

多里安在外面几天，但让我评论，直到他回来。

频率从1A 小幅增加到4A 的原因如应用手册中所述：

在图2a 中、由于损耗、频率随着负载的增加而增加。 更高的负载需要稍高的占空比来克服电路中的电阻损耗。 由于1A 负载和3A 负载的导通时间相同、因此为了实现更高的占空比、关断时间会缩短(图2c)。 相同的导通时间和较短的关断时间会导致较短的周期和较高的频率。

您似乎正在为特定应用寻找器件。  您能否分享您所需的内容的任何详细信息：VIN、Vout、Iout、功能等？

我们推出了全新的 TPS62864/6/8/9系列、该系列比旧款 TPS62366A 和 TLV62095更新、尺寸更小。

图中显示了栅极驱动延迟增加开关周期的机制。 是这样吗？

再说一次、这里描述的每个 IC 的延迟时间是否是固定的？
如果是、您是否可以让我知道贵公司针对我的请求提供的每个 IC 的延迟时间？

谢谢你。

TPS 62363数据表。

www.ti.com/.../tps62363.pdf

数据表的第24页显示20ns。
这是栅极驱动的延迟时间吗？

用户好、

实际上、较短的延迟时间会延长导通时间。 此值未经严格指定或生产测试。

您可以在此处使用20ns 进行计算。

它对您的应用有何影响？

请告诉我。

谢谢、
Dorian  

你好。
我们不关心开关周期变化、也不想抑制它们。
我们需要在不进行仿真或测量的情况下计算纹波噪声。
原因是您希望在不进行仿真或测量的情况下快速计算纹波噪声。
如您所知、导致纹波噪声的线圈电流波形受导通时间、关断时间、开关周期、输入电压、输出电压、 和电感器值。
我们发现开关周期发生了变化。
因此、我们认为您的公司可以根据 IC 类型、输入/输出条件、负载条件和电路条件通知我们开关周期。

用户好、

如前所述、20ns 是您应用于计算的值。

请告诉我。

谢谢、
Dorian   

感谢你的答复。

从表达式的组成来看、20ns 似乎是延迟时间。
但是、20ns 是否不是表示延迟时间的实际值、而是近似值中的常数？

此外、开关频率无法通过数据表中的公式准确确定。

如果无法严格定义或披露延迟时间、是否意味着每次通过测量或仿真获取延迟时间都别无选择？
至少、如果有迹象表明延迟时间介于 A 和 B 之间、那将会有所帮助