[参考译文] Tps53681 + 6 * csd95490q5mc 输出电压波形异常

您好！  

您能否提供原理图供审核？

谢谢

钱

您好！

如果靠近 VDD 引脚4的功率级5V 电源 小于 UVLO、 TSEN 引脚将为低电平。 因此、请捕获接近 VDD 引脚的波形。

您是否在此故障之前执行了任何负载阶跃？ 还是在此期间启动 RAILB？

该原理图和布局文件是否由 TI 团队审核？

IOUT_MAX 是8位寄存器、因此它只能设置最大255A。 但这仅是警告、故障可设置为1.25x 或255A 的1.5倍。 IOUT_FAULT 为318A 或382A。

谢谢。

此致、

Rama。

您好！

下图显示了 VDD 引脚波形

负载约为30A，RAILB 与电源轨 A 相同

谢谢。

您好！

您是否会提供有关该5V 电源测量的电容器的详细信息？ 您是否验证了所有8个功率级 VDD 引脚电源是否正常？

请回答我之前的回答问题" 此原理图和布局文件是否由 TI 团队审核？"

谢谢、

此致、

Rama。

您好；

     所有8个功率级 VDD 引脚电源 都正常。

但，测量后发现 VIN 12V 存在问题。 是因为12V 会导致 TSEN 处于低电平、并关闭输出、12V 电流和电源测试波形、如下所示。

     数据表的第41页显示"TSEN 信号还用于指示控制器和功率级之间的握手。 如果是电源
功率级未通电、TAO 引脚被下拉以防止切换、即使控制器被启用也是如此。'

 VIN 输入电流非常大、有时为几十安培，为什么有如此大的电流需求

请回答我之前的回答问题" 这个原理图和布局文件是由 TI 团队审查的吗？"---- 否

THS

您好！

感谢您的更新。

由于 VIN 为低电平、输入电流为高电平。 您是否在12V 低电平条件下应用输出负载？ 或 DVID 等系统中的任何瞬态。？

此致、

Rama。

您好！
  感谢您的回复。
您是否在12V 低电平条件下应用输出负载
---- 否、  

如果从电源转换器的角度来看、系统中存在瞬态、我们可以做些什么来优化这个问题？
 

您好！

请将布局文件发送给我们、并发送电子邮件至 ramasiddaiah@ti.com 进行审查、同时提供要加载的时钟的详细信息。

谢谢。

此致、

Rama。

您好！
 Rama。
  PCB 文件太大、无法发送。

请提供以下 PCB 检查点

谢谢

您好！

是否可以与 Box 文件夹共享？ 请分享您的邮箱 ID、以提供包含 NDA 限制的 PCB 布局指南。

谢谢。

此致、

Rama。

 您好！
 Rama。

        PCB 文件和"在线融合设计"配置文件，消息已发送至 ramasiddaiah@ti.com

请帮助检查 PCB 和配置文件

谢谢