大家好、团队、
我的客户很想选择输出电容器(47uF) 、他们认为 应该在 Cout 选择时考虑 ESR、因为"高 ESR 电容器可能会降低 PSRR 并影响稳定性。" 数据表(第16页)中编写的
他们对电源抑制比与 COUT ESR 的关系以及 PSRR 的测试条件有一些疑问(图14)。 电源抑制比与 COUT 间的关系)。 请提供建议吗？
1) 1)是否有任何电源抑制比与 COUT ESR 的数据？
2) 图14中 PSRR 测试的 Cout (10uF、22uF、47uF 和100uF)的类型号(或 ESR)是多少。 电源抑制比与 COUT 间的关系？
3) 3)您是否会分享 PSRR 测试的原理图？ 什么是 Vin 电压？ 什么是输出电压？
非常感谢您的建议。
此致、
Akihisa Tamazaki
您好、Akihisa、
我们没有任何 COUT 的 PSRR 与 ESR 的直接数据。 但是、我们可以通过其他方法分析 ESR 的影响。 使用 Murata 的 SimSurfing 在线工具、我已经拔出了电容为10uF 和100uF 的几个电容器的阻抗特性、因为我们知道、对于较大的电容器、ESR 通常较低。 下面显示了两个电容器的阻抗：
请注意、对于100uF 电容器、最低阻抗点处于较低的频率、其 ESR 较低。 此处重要的是、最低点(或接近最低点的区域)进一步处于 LDO 本身的带宽内、通常约为几百 kHz。 这意味着、我们可以针对正在运行的频率从电容器中获得更好的滤波。
[引用 user="Akihisa Tamazaki]2) 图14 PSRR 测试的 Cout 类型号(或 ESR)是多少(10uF、22uF、47uF 和100uF)。 电源抑制比与 COUT 的关系？[/报价]
ESR 不是在这些测试期间记录的值。 但是、我们可以看一下图14、并且在上面的解释中、我们可以得出一些结论。
对于所有输出电容器大小、第一个峰值是相同的、因为它是 LDO 本身极点位置的结果。 第二个尖峰是输出电容器导致的。 请注意、对于橙色线(对于 COUT = 100uF)、第二个尖峰以低于其他尖峰的频率发生。 这同样有利于 PSRR、因为在 LDO 带宽内、PSRR 已增加。
[引用 user="Akihisa Tamazaki]3)您是否会共享 PSRR 测试的原理图？ 什么是 Vin 电压？ 什么是 Vout 电压？[/quot]
对于 PSRR 测量、我们使用波特100。 移除输入电容器、以便使用交流信号轻松驱动输入。 输入和输出如图顶部所述：
输入和输出电压的绝对值将对 PSRR 产生影响、但更重要的是可用的余量。 输入具有一个幅度为的叠加交流信号、这样 LDO 在低电平点不会进入压降。 对于该测试、Iout = 1A、如图14所示。
此致、
Nick
