[参考译文] LMG1210：同步自举电路-无源器件计算

您好 Rachel、

感谢您关注我们的驱动器。

我假设您是指高侧栅极的上升/下降时间。

我已经查看了原理图、它看起来像您所指出的下降时间、可能与自举网络有关。  

我建议您尝试通过额定电压大于 Vbus 的肖特基二极管将 BST 引脚连接到 HB、如 LMG1210EVM 所示 、在这种情况下、引导电容器可以在低侧导通时间内充电、从 BST-BOOT 二极管引导电容器-低侧 FET-GND 以及通过引导电容器- HO 到高侧栅极的放电序列。

我还建议您使用可能短路的占位栅极电阻器更新设计。

如果您有其他问题、请告知我们。

此致、

-Mamadou

我尝试在 P17上实现数据表中的线路："在低侧 FET 导通时间小于20ns 的情况下、TI 建议使用小型 GaN FET 作为同步自举而不是二极管。 在这种情况下、TI 建议将 BST 引脚悬空或连接到 VDD、并将同步自举的源端直接连接到 VDD"

建议使用什么电路来实施此建议？

您好、Rachel、

感谢您的澄清、我正在调查您的问题、并将立即回复您。

此致、

-Mamadou

您好、Rachel、

查看 BST 和 Vin 的源极连接以及连接到自举栅极的低侧栅极后、您的当前实现似乎正常、从而在 LS 栅极为高电平时允许自举充电、并通过引导电容-HB-HS 栅极实现自举放电。

您能否共享 HS_GATE 至 HS、HS_BOOT 至 HS (如果可用、使用差分探针)、LS GATE 至 GND 和 HS 至 GND 的图？ 我需要确认 HS 接近0V 以允许引导电容器充电时间、并验证死区时间是否足够、因为您要通过1.8M 电阻器以0.5ns 的最小死区时间驱动 IC。 这些波形应确认 或排除启动 FET Q1的开启/关闭时间可能过长。

您 可能需要使用较小的 R3值进行实验、以缩短自举网络的响应时间。

期待您的回应。

此致、

-Mamadou