Other Parts Discussed in Thread: TPS7A4501EVM-385, TPS7A45, TPS7A47, TLV767
主题中讨论的其他器件:TPS7A4501EVM-385、 TPS7A45、 TPS7A47、 TLV767
我 在使 TPS7A4501退出复位时遇到相同的过冲问题。 但是、我无法在 TINA 仿真器中重新创建它。 对我标记的原始问题提供了什么反馈以开始此主题。
谢谢、
Nathan
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: TPS7A4501EVM-385, TPS7A45, TPS7A47, TLV767
我 在使 TPS7A4501退出复位时遇到相同的过冲问题。 但是、我无法在 TINA 仿真器中重新创建它。 对我标记的原始问题提供了什么反馈以开始此主题。
谢谢、
Nathan
Nathan、
感谢您提出问题。 我将把同一答复张贴在原来的问题上。
经确定、SHDN 的极长转换时间会导致过冲发生。
数据表将在不久的将来进行修订、并将添加信息来识别这一点。
该电路使用 RC 延迟来禁止在 SHDN 上拉时开启 LDO。 导通延迟大约为几毫秒。
如果 SHDN 由缓慢上升时间信号驱动、建议使用施密特触发器。
如果这回答了您的问题、请单击"此已解决的我的问题"
此致、
涉水
涉水、
我团队中的另一位工程师正在处理此过冲问题、并在回应您的上次回复时不得不这样说(引用的 JPG 会在结尾按引用的顺序附加):
在使用 TPS7A4501DCQR 时、注意到如果在加电后启用稳压器、则会在输出电源轨上看到该过冲(Overshoot_No_Changes.jpg)。 我们最初怀疑浪涌、更改电源轨上的输出电容会产生一些影响、但即使移除了线路上的几乎所有电容、也未完全纠正。
还注意到、我们的设计以及评估板上的一些电源轨显示出了逐渐上升到最终电压的良好效果(Eval_Board.jpg)。 我们最终确定了引脚、只有通过 SHDN 线路对其进行时序控制的电源轨才会出现问题。 完成发现后、只需将稳压器启动到 OFF 位置、然后在通电时转换到 ON 位置、即可测试评估板。 完成该操作后、评估板开始表现出与我们在评估板上看到的相同的过冲行为。
据我们所知、这个问题似乎与 SHDN 斜升所需的时间无关(速度更快或更慢不会有任何影响)。 我们认为、问题是误差放大器在上电时默认为完全开启状态、从而使 VOUT 和 VIN 短路。 然后、误差放大器需要更长的时间来补偿额外的电流、从而导致过冲。 这意味着在评估板上看到的上升时间的第二部分实际上并不是有意的–转换率受 VIN 的上升时间限制(VIN_vs_Vout.jpg)。
我们目前正在计划将对这种控制的控制转移到 IC 外部,以确保我们可以将这两种控制一起提升。 我们还尝试了许多不同的补偿电容器值,但效果不大(除了噪声)。 在不使用外部电路的情况下、我们是否可以采取任何措施来缓解这一问题?
谢谢、
Nathan
Nathan、
感谢您的观看。
我将与设计人员进行协商、还将安排实验时间来验证实验板上的行为。
我注意到您使用的是该器件的商业版本。 它们确实具有相同的基本设计、但与空间受限版本相比、处理和封装差异可能会影响器件性能。
您使用的是什么评估板?
或 TPS7A4501-SP 宽输入电压低压降(LDO)稳压器评估模块
计划在您的系统中使用什么器件(器件型号)?
此致、
涉水
涉水、
我是在上一篇文章中拍摄示波器照片的工程师+撰写了该文章。 我们使用的器件是 TPS7A4501DCQR。
我们使用的是 TPS7A4501EVM-385板。 我修改了它以使用 DCQR 封装、只是为了确保它使用的封装与我们使用的封装相同。 为了简化操作、我还移除了除10uF 陶瓷外的一些输出电容器。 负载电阻为50欧姆、但我还在高负载到低负载的情况下测试了该电路、并看到了类似的行为。
第一个示波器快照实际上是我们电路板上的 TPS7A4501DCQR、它是在通电后电路中的 TPS7A4501DCQR。 第二个是评估板。
如果可以、我可以生成一个原理图、表示我们在评估板上所做的工作、如果它能帮助您的最终人员弄清正在进行的工作。 如果上面有一个方便使用的评估板、我建议在板处于关闭位置时为其加电、然后将其移到打开位置。 您可能会看到一些弹跳问题、但我发现这是使 LDO 过冲的可靠方法。
请告诉我您需要哪些其他信息、我会将其提供给您。
Daniel
Daniel、您好!
很抱歉耽误你的时间。 我已经回顾了您之前与 Wade 的谈话。 通常情况下、在 Vin 完全斜升后对 EN (或/SHDN)进行定序应减少过冲。 出于某种原因、您的结果显示方式不同。
我注意到的一件事是、您的输入信号实际上缓慢上升、当 VIN 连接到/SHDN 时、 慢速斜坡可让误差放大器有足够的时间从完全导通状态转换、而不会引起明显的过冲、这通常是在没有排序的情况下使用快得多的 Vin 斜坡时看到的。
我对您共享的图有疑问、该图显示了当您对/SHDN 进行外部控制时的过冲、您是否有图显示了/SHDN 快速开启时的 Vin 电平? 在切换/SHDN 之前、我想确保 Vin 已经高于设定的输出电平。
此致、
Jason Song
还有另一篇文章也显示了 TPS7A45的启动。
Daniel、您好!
在刚才上传的示波器快照中、CH1是输出、CH2是 SHDN、CH3是输入。 如果您还可以显示从 SHDN (低-高)到输出(低-高)的延迟、则会更好。
查看使用 TPS7A45 EVM 收集的其他波形图、该器件似乎具有内置软启动功能、这会导致受控单调升高。 除了使用专用 TPS7A45 EVM 进行评估、我还建议检查电路板上是否有合适的 TPS7A45器件。 我不希望启动行为与同一个裸片不同、但封装不同。
请在您有更多数据要共享后通知我。
谢谢、
Jason
Jason、
是的、通道按您描述的顺序排列。 提供电源时、VIN 处于稳定状态、由线性电源供电。 我不确定示波器屏幕截图的请求是什么。 您是否希望 VIN 在与 SHDN 上升相同的范围内上升?
我想指出的是、我们目前在电路板上的所有定序 LDO (也是由多个设计人员设计的)上都看到了这一点、因此这绝对不是一个孤立的问题。
DCQR 封装与 KTTR 封装有些兼容、这就是我修改电路板的方式。 您的终端上的人是否也可以给它一个镜头?
Daniel
Daniel、您好!
是的、通道按您描述的顺序排列。 提供电源时、VIN 处于稳定状态、由线性电源供电。 我不确定示波器屏幕截图的请求是什么。 您是否希望 VIN 在与 SHDN 上升相同的范围内上升?
-是的、请在相同的图中增加 SHDN 和 Vout。 对于 Vin、由于它是稳定的、请在图中包含信号。
DCQR 封装与 KTTR 封装有些兼容、这就是我修改电路板的方式。 您的终端上的人是否也可以给它一个镜头?
让我在我们的端点一些 EVM 和 DCQ 样片,如果需要,我们也可以帮助评估电路板。 同时、您是否尝试检查 KTT 封装?
此致、
Jason Song
Jason、
请查看之前附加的图片-我相信这正是您的要求。 施加负载后、VIN 会产生一些纹波、但您可以在这些图片中清楚地看到 SHDN 和 VOUT。 我所做的有一点稍有不同、那就是测量 SHDN 变为高电平与 VOUT 开始上升之间的时间、而不是测量由于过冲问题而达到稳定状态的时间。 在比较之前连接的线程/图之间的时间范围时、我们仍然处于其他线程中显示的启动时间之下。
KTTR 器件已在途中、我希望明天或星期四能够获得结果、具体取决于器件何时到达。
谢谢、
Daniel
Jason、
我想你弄错了。 CH2显示 SHDN 从低电平转换为高电平。 上升沿发生得非常快、因此很难看到线路。 我在该图中测量的延时时间从 SHDN 转换到 VOUT 开始上升的时间。 仔细观察、您会发现在最左光标之前、SHDN 上没有高压线。
如果您想查看 SHDN 的上升时间、我可以放大该区域? 我将无法在同一个图中显示该值和 VOUT。
谢谢、
Daniel
| GPN | TPS7A45 | TPS7A47 | TLV767 |
| AEC Q100标准 | 否 | 否 | 否 |
| 输出选项 | 可调节输出、固定输出 | 可调节输出、可编程输出 | 可调节输出、固定输出 |
| 输出电流(最大值)(A) | 1.5 | 1 | 1 |
| 输入电压(最大值)(V) | 20. | 36. | 16. |
| 输入电压(最小值)(V) | 2.1 | 3. | 2.5. |
| 输出电压(最大值)(V) | 20. | 34 | 14.5. |
| 输出电压(最小值)(V) | 1.5 | 1.4. | 0.8. |
| 固定输出选项(V) | 1.5、1.8、2.5、3.3 | - | 0.8、1.8、2.8、3.3、5 |
| 使能 | 是的 | 是的 | 是的 |
| 电源正常 | 否 | 否 | 否 |
| 输出电容器类型 | 陶瓷 | 陶瓷 | 陶瓷 |
| PSRR @ 100KHz (dB) | 38. | 60 | 53. |
| 噪声(uVrms) | 35. | 4. | 60 |
| 精度(%) | 2.5. | 2.5. | 1 |
| VDO (典型值)(mV) | 300 | 307. | 900 |
| Iq (典型值)(mA) | 1 | 0.58. | 0.05 |
| 热阻 θJA (°C/W) | 28. | 33. | 60.1. |
| 最小封装面积(mm2) | 45.89 | 25 | 4. |
| 封装类型 | DDPAK/TO-263、SOT-223 | VQFN | HVSSOP、WSON |
Daniel 和 Jason、
可用的最佳选项是 TLV767和 TPS7A47。 比较结果显示在表中、器件选择将取决于您的应用。 如果您有任何其他问题、请告诉我。
谢谢、此致、
Prakash L
Jason、
为了确保我正确理解这一点:
TI 建议确保 VIN 快速斜升、以便 Vref 不会跟踪到 VIN、否则会导致误差放大器强制导通元件完全导通。
但是、我们的方案中的 VIN 已满且在 EN 切换时保持稳定、这意味着 VIN 和 Vref 根本不应斜升、或者至少在这种情况下、VIN 的有效压摆率是"无限的"。
这是否意味着当启动时间快于器件的环路补偿带宽时、问题更有可能发生?
谢谢、
Daniel
Daniel、您好!
TI 建议确保 VIN 快速斜升、以便 Vref 不会跟踪到 VIN、否则会导致误差放大器强制导通元件完全导通。
是的,这一说法对于大多数 LDO 设计都是正确的。 对于其他两个推荐器件、这将适用。
但是、我们的方案中的 VIN 已满且在 EN 切换时保持稳定、这意味着 VIN 和 Vref 根本不应斜升、 或者、在这种情况下、VIN 的有效压摆率至少为"无限"。这是否意味着当启动时间快于器件的环路补偿带宽时、问题更有可能发生?
--出于某种原因,TPS7A45不遵循这一说法,这是我一开始感到困惑的部分。
此致、
Jason Song
Daniel、您好!
如果过冲对于您的应用至关重要、并且 LDO 没有内置软启动或浪涌控制、则很难完全消除过冲。 您可以尝试增大输出电容大小、或考虑在输出到 ADJ 之间添加前馈电容、或尝试不同的 Vin 斜坡、其中 Vin 连接到 EN 以查看其是否有用。 它们都可能在一定程度上有所帮助、但它需要大量测试、并且器件也可能存在部件间的差异。
溢出会如何影响您的应用?
此致、
Jason Song
Jason、
在我的初始测试期间、我创建了一个电路、该电路通过一些外部 FET 拉出使能功能。
更改控制 FET 的斜升速率似乎足以消除过冲。 我发现、除了控制输出端的环路补偿带宽之外、更简单一点的做法是让 VIN 短接至 VOUT、但使其使 VIN 的斜坡速率处于 LDO 的环路补偿带宽内。
最终结果是、您可以看到 VOUT 上的输入斜坡、但可以消除过冲。 它还通过在输出侧使用类似的设置、最大限度地降低了浪涌电流振铃/过冲的可能性。
为了降低噪声、但不影响过冲、我们使用前馈电容进行了相当大的实验。 我将在未来对此进行探讨。
谢谢、
Daniel