[参考译文] UCC2808-1：关于如何使用的两个问题

您好！

占空比由 COMP 电压调节-您可以使用任何方法来调节 COMP 电压。 通常、在闭环和直流/直流隔离式转换器中、COMP 通过感应转换器输出电压以及通过 TL431和光耦合器进行调节、数据表中的几页上显示了一个示例、例如第1页和典型应用页面上的示例。 50%占空比是 OUTA 或 OUTB 可以实现的最大占空比。 当反馈环路可能进行调整以调节转换器输出电压时、47%是达到50%之前的值。

COMP 可一直下拉至 GND、在 IC 通电时不会出现问题。    

您好！

如果接地 FB、则 COMP 将处于其最大高电平、则理论上占空比为50%、但根据数据表、实际占空比典型值为49%。 当 COMP 几乎达到其最大高电平时、可实现47%。 由于该容差、一个样本达到47%、不会再产生47%。   

您好！

问题1.

是的、您可以使用该 IC 获得预期的波形。

问题2.

您需要更改电路、移除 R2、R3和 R4、然后将 COMP 短接至 FB -这将设置阈值为1V 的内部 PWM 比较器。 您需要向 CS 添加锯齿波形、并同步在每个时钟周期中看到的锯齿波形、以便在47us 内达到1V。 RC 时钟将设置为50us、请参阅 Q3。

问题3.

根据您的波形、频率= 20kHz (47us + 3us)、因此如果您选择 C1 = 1000pF、然后选择 R1 = 70.5k、请参阅数据表的图1。  

以上内容有助于到达您指定的内容的附近。 您需要进行调优以获得所需的精度。 请注意、IC 参数具有分布、因此当您在47us 内使用与 R1 C1和 CS 锯齿相同的参数从0到1V 时、您可能不会始终得到47us + 3us、并且您很可能只能从您调优的器件中获得该值。  

问题4.

为了实现时钟同步、您需要从每个 IC 将 RC 引脚连接在一起以将它们同步在一起。 请注意、RC 峰值约为0.5 x VDD、因此每个同步 IC 需要具有相同的 VDD。

我不理解"将 RC 短路以停止它"？

您好！

在 Q2上、当 COMP 短接至 FB 时、COMP 只能获得2V 典型值。 因此 PWM 比较器阈值将为0.91V。 CS 至 COMP 的失调电压典型值为0.8V。 因此、每个时钟中的 CS 锯齿应该为0至0.11V、电压为47us。  

但 CS 至 COMP 偏移可能高达1.2V。 如果器件具有此类参数值、则不会得到47us。 因此、为了涵盖这种情况、FB 需要返回到您的电路并设计 COMP 电压以使 PWM 比较器阈值为1.2V、COMP = 2.64V、因为 FB = 2V、因此您可以计算 R2、R3和 R4。 对于该特定器件、CS 锯齿在47us 内为0至0.4V、以获得指定的波形。

但是、当您这么做后、如果您有另一个器件的 CS 至 COMP 偏移低于1.2V、则 CS 锯齿需要更长的时间才能达到1.2V PWM 阈值。 那么该器件不会准确地生成您的波形。

回到问题、该器件可以生成预期的波形、但您需要对每个器件进行调整、因为由于参数的变化、您无法使用一个设置的设计值来涵盖各个器件。

您好！

还有另一种方法可以提供更好的解决方案。

您需要添加一个比较器并将6.1V 设置为阈值。 因此、当 RC 达到> 6.1V (假设 VDD = 13V)时、比较器输出变为> 0.5V、这将触发峰值电流比较器关闭 OUTA 或 OUTB。 因此、这种方法可以使理论上的电流为47us、电流为3us。 但同样、CS 峰值比较器阈值为最小值0.45V 和最大值0.55V。 因此您可能无法获得准确的47us 和3us。 但是、这种方法的精度应该比之前的方法更好。

由于阈值可能高达0.55V、因此外部比较器输出需要大于0.55V、但小于0.7V、这是一个触发过流阈值的阈值、并将触发软启动以中断运行。

您好！

在电压比较器上、可以使用 LM311、LM211或 LM211-Q1等器件、具体取决于您的应用温度范围。 如果您使用其他器件、请注意速度。 LM311的速度< 0.2us、因此在您的应用中可以正常工作。 因此、请使用速度< 0.2us 的器件。

是的、比较器输出必须在0.55V 和0.7V 之间才能触发最大峰值电流阈值、而不是触发过流限制。 如果可以实现该范围、则可以使用电阻分压器。

是的、您的 CS 波形正确。

如果您想要禁用 IC、数据表建议下拉 COMP 引脚。  

您好！

Q1、Q2

如果您查看数据表、图5、在第8页、您可以看到、要生成时钟脉冲、RC 需要在低于0.2V 和高于 VDD/2的电压下进行更改。 每个器件在 VDD/2阈值上都有一些差异(见第4页的表、VDD/2表示0.44VDD 至0.56VDD)、因此最小值的器件将产生时钟、但其余器件无法产生、因为锯齿未达到其 VDD/2。 因此、您需要提供一个外部上拉电路来强制每个 IC RC 都高于 VDD/2 A 位、例如0.56VDD 或稍高一些。  

Q3、

如果循环的接地 RC 正常。 但是、如果您想长时间禁用 IC、数据表建议使用下拉 COMP。

Q4、

在 IC 侧对频率同步的数量没有限制。  

您好！

问题1.

上拉电阻需要应用于每个 IC。 在您的电路中、最左侧将比其他三个更早或更晚地启动新周期、具体取决于最左侧的一个 VDD/2容差。

问题2.

我建议您创建一个外部同步电路、或者使用最左侧的电路来生成同步、因此其余3个电路可以进行同步

问题3.

如果您的 CS 在同步后的每个周期复位、则占空比为同步、直至 CS 达到0.5V 以上。 在这种情况下、如果 CS 具有相同的斜率、则不会调整占空比。 如果您更快速地更改 CS 斜率、则占空比将更小、如果您保持同步时钟频率不变、则关闭时间将更长。  

您好！

CS 应与锯齿一起、峰值为0.55至0.65V。 您的电路无法实现这一点。