[参考译文] BQ40Z80：设计审查申请- BQ40Z80

[引用 user="Luis H. S.]我关心的一件事是 、我没有看到相对于+VLOAD 的 GND。 我假设您具有用于 ESD 保护的 D3。 要正确连接此引脚、您必须让 D3的 GND 相对于+VLOAD (因此它将为-VLOAD)、而不是您当前的 GND (BAT-)。[/QUERPLET]

我在这里的理由是、当 BMS 断开负载或在高电流下短路时、保护芯片免受电感反冲引起的电压尖峰的影响。 我希望这在负载侧更加突出、因为与电池引线(~ 150mm)相比、电缆环路更长(~ 600mm)。 当芯片"发现"相对于 GND 的电压时、即使返回路径使用的是负平衡器引线、保护也应有效。 (可拆卸)连接的负载具有其自身的保护。 这里 ESD 不是我的目标、因为 BQ40Z80应该具有内置保护、如果这足够有效、我将检查设计。 这一切听起来是否合理？

[引用 user="Luis H.S."]连接顺序不应太重要(CON1 vs BAT+)[/quot]

首先连接 BAT+、然后插入平衡器插头时、可能会先连接 VC2。 在本例中、我希望 BQ40Z80通过输入保护二极管进行寄生效应。 我是否应该将其视为有问题的？ 我之所以要了解这个细节、是因为我们以前使用过不同的芯片(ISL94202)、它在现场的破坏性故障。 我和 Intersil 的工程师都无法对此进行跟踪。

感谢您确认其他主题！

此致

弗兰克

您好、Luis、

感谢您的快速响应、这对于推动这一重新设计非常有帮助。

"您期望的电压尖峰是多少"
>>我们看到最大值 在没有 TVS 二极管的情况下、在+VLOAD 处相对于 BMS GND 出现10V 的过量振铃、持续几微秒。 重新设计的原型将在下周中旬准备就绪、我将仔细检查芯片"看到"的所有高侧电压。

'根据预期的电压尖峰流入引脚的串联电阻足以防止它们"
>>这也是我的工作基础、因此我在其中的每一个都添加了 R 和 C、使其处于安全状态。

"用于保护保护 FET 的 ESD 保护"
>>当发生雪崩时、MOSFET D-S 路径充当快速且功能强大的齐纳二极管以及一些电容、因此在没有任何额外保护的情况下(栅极除外)、我通常会获得非常好的结果。 在另一个项目(三相电机驱动器)中、我们可以直接将4kV HBM 击穿到开关节点中、而不会造成任何损坏。

"我看到您将许多未使用的引脚短接至 GND。 我相信、如果您未使用这些器件、您可以将其保持打开状态"
>>我遵循了第4页各个引脚说明中的数据表建议、说"如果未使用、连接到 GND"。 对于 LEDCNTA/B/C、我偏离了这一点、数据表中说下拉为20k。 我只是没有空间去做这件事，所以我不得不省略这些。 我担心传统 CMOS 输入结构的输入端来自浮动电势的交叉电流、这里不会出现这种情况吗？

"对于 PIN17 (按)，如果您将其用于系统存在"
>>该功能在配置中被禁用(NR=1)、使用芯片"始终开启"、但采样间隔显著减少、以使静态电流保持足够低。

"通常、如果未连接电池、除非 VLOAD 上有电压、否则器件将关断。 即使电池组已连接、它也将保持关闭状态、除非您在 VLOAD 上施加电压、以便在 PACK 引脚上有电压并且器件可以唤醒。 器件被唤醒后、您可以移除 VLOAD 两端的电压、器件将通过电池组保持导通状态。"
>>完美、与我们当前的生产流程相匹配。

此致 Frank

您好、Luis、

我需要重新打开此主题、因为该解决方案不能按预期工作。 下一帖子中提供了详细信息。

此致

弗兰克