尊敬的 TI 员工:
谢谢、您能帮我们解释一下波形问题!
当 负载电流释放时、什么会导致输出电压振荡两次?
2.当负载电流释放时、什么会导致相位抖动?
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 TI 员工:
谢谢、您能帮我们解释一下波形问题!
当 负载电流释放时、什么会导致输出电压振荡两次?
2.当负载电流释放时、什么会导致相位抖动?
此负载释放是在启动期间还是在启动结束时发生?
相位节点电压显示低侧 FET 关闭。 在软启动期间、TPS546D24A 会限制低侧 FET 的导通时间、以限制功率级灌电流的能力、从而防止它对预偏置输出电压放电。 这是关闭低侧 FET A 接近零负载电流的唯一原因。 转换器似乎尝试响应重负载释放、而在软启动预偏置电路仍限制低侧 FET 导通时间的情况下、对输出产生过冲。
负电流保护还会关闭低侧 FET、但负电流保护会导致开关节点上升到高于输入电压、因为电感器电流会通过高侧 FET 的体二极管强制升高
尊敬的 John:
您能否检查启动期间负载是否为电阻负载、或者您是否正在启动期间执行负载瞬态、这会导致这种情况的发生?
正如 Peter 所描述的、有2个原因。
1:产生负电流的原因是输出电压过冲、转换器试图从输出端拉出电流、使其恢复到稳压状态。
2. Vout 在启动期间已经有电压。 因此、为了对其进行调节、转换器将尝试灌入(负)电流。 但不需要这样做、因此 LSFET 将关闭以防止这种情况发生(称为预偏置启动功能)
在您的情况下、负载看起来有点奇怪、导致这种情况。
此致、
Gerold
您在电源关断时看到的是大于 UVLO 迟滞的 VIN 恢复。
随着输入电压的降低、输入上的电流消耗会增加、这会在源电容器(电源内部的输出电容器和电路板上的输入电容器)和转换器上的 PVIN 输入电压之间产生更大的寄生电阻压降。 当输入电压降至关断 UVLO 以下且转换器停止开关时、该输入电流降至零、电阻两端的压降降至零、我们将其视为 VIN 上升。 如果该上升幅度大于 UVLO 迟滞、VIN 将从下降 UVLO 电平(VIN 关断)上升到上升 UVLO 电平(VIN 接通)、转换器将瞬间重新导通。
借助 TPS546D24A、您可以通过几种方法来调节 UVLO 和 UVLO 迟滞。
如果您使用 PVIN 和 EN/UVLO 引脚之间的电阻分压器对模拟 UVLO 功能进行编程、则可以调整电阻器值以更改 UVLO 的导通和关断电压。 迟滞(VIN 开启- VIN 关闭)由迟滞电流(典型值为5.5uA)乘以 PVIN 至 EN/UVLO 的电阻设置、VIN 开启阈值电压由 EN/UVLO 至 PVIN 的电阻与 EN/UVLO 至 PGND 的电阻(阈值为1.05V)之间的比率设置
如果您使用的是 PMBus、则可以对 PVIN ON 和 PVIN OFF PMBus 值进行编程、以调节导通和关断迟滞、从而提高导通或降低关断电压。
如果您让我知道您使用的是哪一个、以及您希望将它们调整到哪一个阈值水平、我可以帮助指导您完成该过程。