您好！
我设计了一个由 UCC28951控制的 PSFB 电路。 VIN 为390VDC、Vout 为28VDC、Iout 为125ADC。 您可以在下面找到原理图。
我已经开始根据附加的字进行调试。 但在第7步、当 Vin=40V 时、我看不到 漏极从0V 清晰地切换到 Vin。 它们的开关电压为0V 至20V、当我将 Vin 调整为0V 至80V 时、它不会根据 Vin 变化。
我在 PCB 上找不到任何问题。 您是否有任何要检查的建议？
您好、Colin、
感谢您的支持。 请在下面查找您的检查建议结果。
Colin：检查一个或多个 FET 是否未能打开-栅源极应具有高阻抗-它将取决于驱动器的输出阻抗、但所有四个 FET 应相同。
Mert：我已检查所有 FET 栅极-源极引脚。 它们都是10M Ω-11 M Ω 之间的高阻抗
Colin：假设从顶部 FET 的漏极到底部 FET 的源极的电压表的输入电压为40V、则读数应为40V
Mert：是的、没关系。 我的读取电压为40V。
Colin：检查所有四个 MOSFET 的 Vgs。 底部的输出应从 0V (+15V/S2)读取0/15V (+15V/S2)顶部的输出应从0V (+15V/S3)读取0/55V (输入电压+ 15V)(+15V/S3)。 如果您有差分探头、则可以从源极读取到栅极
Mert：我已经检查了所有四个 MOSFET 的 Vgs。 底部开关()从0 - 15V 切换，顶部开关0 -20V 请在下面找到屏幕截图。 1-outa、2-outb、3-outc、4-outd
Colin： 查看顶部 FET 的漏极-您应该会看到40V 的直流电平。
Mert：是的、没关系、我看到顶部 FET 的漏极电压为40V
Colin：检查 OUTA、OUTB、OUTR、OUTD 在控制器引脚和 HCPL-3120驱动器的输入引脚处是否正确。
Mert：我已经检查 了控制器引脚 和 HCPL-3120驱动器输入引脚上的 OUTA、OUTB、OUTR、OUTD 是否正确。
Colin： 检查驱动程序的 Vo 输出是否正常。
莫尔特：我已经检查过它们、OUTA、OUTB 和 OUTD 都可以。 但 outc 就像失真一样。 请在下面找到屏幕截图。
OUTA (Vo@U2)：
OUTB (Vo@U3)：
OUTA (Vo@U1)：
OUTD (Vo@U4)：
Colin： 检查栅极驱动电阻器 R2和 R4是否未开路-对于0603尺寸器件、如果不是额定峰值充电电流、则有时会发生这种情况。
Mert：我已经检查过它们是否断路。
Colin： 检查驱动器的15V 偏置电源是否正常工作
Mert：我已经检查过它们、它们工作正常。
如果您需要更多详细信息、请告诉我。
此致、
您好、Colin、
我想就上述结果补充一些有用的细节。
我在移除(并短路)垫片电感器并连接6K8高功率电阻器而非变压器一次侧的情况下完成了这些测试。
对于 Vgs 读数、它不是差分探针、我可以根据 Q3和 Q4源极点(短接并连接到 GND/HV 和 GND/S2)从 MOSFET 栅极获取所有读数。 从栅极到相应 MOSFET 源极的读数相同、与下图类似、为0至15V 方波。
Q1、Vgs (outc)
您好、Colin、
我已将原理图作为电子邮件发送。
您的支票申请结果如下所示。
CH1 (黄色)是 Q1到 GND/HV 的 VG、介于17.2V 到32.4V 之间
CH2 (蓝色) 是 Q1与 GND/HV 的关系、介于17.V 至22.8V 之间
CH3 (紫色)为 390Bus/CS 至 GNG/HV、最大电压为42.8V、但40.8V 为平坦电压
CH4 (绿色)是 Q4到 GND/HV 的 VG、介于0到15.2V 之间
此致、
Mert、
您好 Mert
感谢您提供原理图。
上面的图片真的很有趣-这里是 我看到的一个标记。
1/ Vgs 波形正常-大约为0/12V。 我想我们早已确定了这一点。
2当 Q4的 VGS 为高电平时、Q4必须导通、其 VDS 将下降至零、这也应使 Q1的源极电压降至零。 但是、Q1的源极电压保持在大约20V、我怀疑以下一种或多种情况。
A/ Q4开路
b/ Q4漏极和 Q1源极之间的连接存在问题
C/从 Q4到接地的连接存在问题
3当 Q1的 Vgs 大约为12V 时、Q1应导通、其源极应上拉至 Vin (40V)、但源极保持在大约20V。 我怀疑以下一项或多项
A/ Q3开路
b Q3漏极和42V 电压轨的连接有问题
我会返回到 MOSFET 数据表、并仔细检查引脚是否已正确转换为布局封装所使用的封装。 然后再次检查栅极驱动器所连接的引脚是否实际是栅极。 封装有时会混乱-镜像图像或引脚顺序错误会发生(偶尔)
电桥 Q1、Q2、Q3、Q4存在一个基本问题、我要使用欧姆表返回到硬件、检查电桥周围的所有连接-我要检查 MOSFET 封装上的金属、 而不是从 PCB 焊盘连接到
Q1的漏极输入电压
Q1的源极到 Q4的漏极
Q4源极至 GND
Q2的漏极输入电压
Q2的源极到 Q3的漏极
Q3的源极至 GND。
这有点重复、但我还会检查 Q2漏极到 Q1漏极以及 Q3源极到 Q4源极之间的连接
很抱歉、这听起来有点简单、但 H 桥连接实际上有一些问题。
就我所能知-您的原理图是可以的-唯一不清楚的是栅极驱动器的15V 栅极偏置彼此隔离-例如+15V1使用 GND/S1、GND/S1与 GND/S2等
请告诉我您的使用方式。
此致
Colin
您好、Colin、
感谢您的支持。 很抱歉、花时间解决一个非常基本的问题。 我们已经仔细检查了 MOSFET 尺寸、三次检查、但由于在我们的设计中、MOSFET 布局有点复杂、我们弄乱了尺寸。 问题已解决、我们继续测试。
在调试过程中、下一步是 CS 波形。 请找到下面的波形。 您认为它干净吗？
你(们)好、Mert
我真的很高兴您找到了问题的根源-我过去也遇到过封装问题！
无论如何- CS 信号看起来很干净-也许 CS 引脚上的 RC 滤波器有点太重。 如果要进行实验、则应保持 R 值不变并减小 C 值。
CS 信号在导通期间的小振荡可能是由通过变压器的共模电流引起的-寄生 pri /秒电容谐振和一些杂散电感。 目前，它们不可能引起重大问题。 如果它们变得过大、您可以获得低占空比抖动、其中进入 PWM 比较器的信号斜率非常低-例如下面的黄色圆圈。
此致
Colin
