[参考译文] TPS650250：电压检测器比较器传播延迟

Uchikosi-San、

您是在 TPS650250 EVM (TPS650250EVM-447)上进行测试、还是在客户制造的 PCB 上测试 IC？

如果您要在客户的 PCB 上进行测试、请分享显示 PMIC 器件和外部组件的设计原理图。

我同意这种行为看起来与数据表不一致。 通过查看数据表、可以看出 PWRFAIL _SNS 比较器输入引脚和 PWRFAILz 开漏输出引脚之间存在直接连接。 我的理解是、这是一种全模拟设计、没有数字内核会故意在比较器和晶体管之间引入延迟。

在您的示波器捕获上、我实际上看不到"+1.1V" DCDCx 输出上的电压(以粉色显示在通道3上)。 数据表明确规定、PWRFAIL_SNS 比较器的上升沿必须为1.0V*(1 + 0.02)+ 60mV + 25mV = 1.105V (最坏情况)、以克服迟滞和"过驱"、从而有效地将比较器从低电平切换到高电平状态。

由于我无法在您的测量中看到该值、我想知道"+1.1V"输出是否具有足够高的电压、以保证比较器改变状态。

通常、如果我们使用数字内核和集成逻辑在目的上添加延迟、则延迟时间在输入信号的上升沿之后要长得多(20ms 或100ms)。 此外、传播延迟意味着使用模拟电路代替数字时钟或抗尖峰脉冲滤波。