[参考译文] BQ25703A：BQ25703A：CHRG_OK 问题

您好 Steven、

请参阅 BQ25703A 数据表第23页上的功能块图和第7页上的说明。 CHRG_OK 状态由 VBUS 电压范围和该开漏输出的上拉电压源决定。 您能否让客户在 CHRG_OK 下降时在同一屏幕截图中提供 CHRG_OK、VBUS 和上拉电压的波形？

嗨、Steven、

当故障激活时、CHRG_OK 也会变为低电平。 您可以在引脚功能说明表中找到该选项。

您能否提供充电器的寄存器转储、特别是从充电状态寄存器中转储？

系统方面是否还会发生其他一些事件？ 这是一个很小的时间窗口、但行为是否也是周期性的？


此致、
Joel H

嗨、Steven、

从 BQStudio 屏幕抓图中、我想知道这是在 CHRG_OK 引脚断开之前还是之后进行的？

此外、我之前曾问过您提供的波形是否显示周期？ 换句话说、如果 CHRG_OK 以一致的速率发生？ 我们只能在这里看到两个事件、因此我很好奇这是否会持续发生。

您能否提供充电系统的原理图来验证有效性？

最后、对于有关 MOSFET/电感器故障的问题、这些将归类为 ACOC、ACX 和 Q2过流保护以及数据表电气特性表中列出的相应阈值。


此致、
Joel H

嗨、Steven、

查看原理图后、输入配置不正确。 我将参考数据表中的应用图示例。  

您将发现较大的输入滤波电容器位于10m Ω RAC 电阻器之前。 在 RAC 电阻器之后、在 ACN 线路和 HSFET1 (Q1)的漏极之间最多放置一个10nF 电容器。 必须确保40uF 电容不会放置在 ACN 和 HSFET1 (Q1)漏极之间。 在原理图中、就是这样。  

此节点上的滤波会导致控制环路不稳定、控制环路使用该线路上的差分电压来测量电感器电流。 通过对此进行滤波、可在每次 FET 导通时对测量进行滤波。 这可能是您设计中出现问题的原因。

此致、

Joel H