您好!
我将 LM5064用于电信应用(-48Vdc)。
对于 OVLO 、GATE 引脚变为低电平以打开 MOSFET。 但一旦 OVLO 被解析、GATE 引脚就会变为高电平。 不涉及计时器、没有延迟、MOSFET 立即关闭。 因此、如果 OVLO (或 UVLO)较短、MOSFET 将以非常快的速度导通-关断-导通、从而在系统中造成不稳定的情况。
我知道、在某些情况下、这会很好、因为它允许系统"承受"一个短暂的功率损耗、但 MOSFET 不应打开。
是否有办法强制延迟、无论是否使用计时器电路、以便栅极引脚不会立即导通?
谢谢、
Nick