This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/860910/lm3880-lm3880-outputs-during-power-down
我正在考虑使用 LM3880为基于 FPGA 的设计执行电源定序。 当 VCC 低于2.7V 时(假设 EN 为低电平并且所有标志输出在达到2.7V 之前都被拉至低电平)、标志输出的状态是什么？
谢谢
Daniel、您好！
现在是感恩节假期。 我们的工程师将在下周一为您提供支持。
钱
您好、钱
是否有任何更新？
谢谢、
Dan
你好
如果 EN 为低电平、则 FLAG 将在 VCC 低于2.7V 后输出低电平。 就像加电时一样、如果在 VCC 斜升期间 EN 为低电平、则标志为低电平。
此致
Yihe
