[参考译文] ULQ2003A：SPICE 模型和上升时间(下降时间)

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/834452/ulq2003a-spice-model-and-rising-time-falling-time

大家好、

请帮助我回答客户的以下问题、非常感谢。

请告诉我在以下条件下的 ULQ2003A 上升时间和下降时间。
[条件]输入：0-5V 脉冲(不考虑上升和下降时间)
         输出：负载电阻(大约1kΩ Ω)

e2e.ti.com/.../8802.rising-falling-time.pdf

[背景]
该晶体管阵列用于生成栅极脉冲(用于驱动开关模块的开/关信号)。
我将一个光电耦合器和一个电阻器连接到输出端子以打开和关闭15V 电源、但光电耦合器具有一个内置的高灵敏度 IC、并且指定在上升时间和下降时间的0.5uS 内驱动 IF (光电耦合器输入电流)。 (请参阅随附的)
我之所以询问这个问题、是因为 IF (光电耦合器输入电流)的上升时间(下降时间)取决于这个晶体管阵列的特性。
此外、您能否提供我想在此处仿真的 ULQ2003A SPICE 模型(或相同规格)？

e2e.ti.com/.../transistor-array.pdf

此致、
Tom Liu