This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/857576/tps82130-propagation-delay-of-pg-outpu
你(们)好
我的客户有疑问。
TPS82130的 PG 输出说明中介绍了以下内容。 然而、当波形被确认时、在输入电压上升至大约1.6V 后、PG 下降至低电平。
PG 上拉目标是输入电压。
可能有延迟时间、这种行为是否正确？ 如果存在延迟时间、该时间有多长？
最恰当的考虑
T Kishi
您好 T：
PG 是电源正常输出引脚。 只有在输出被调节后、它才会拉高。 从波形的外观来看、EN 永远不会拉高、VOUT 为0V。 PG 引脚暂时被拉高、因为它连接到 VIN、但随后急剧变为低电平、因为该器件未启用和调节。
为了真正地发挥 PG 引脚的作用、您应该将 EN 引脚拉高、以便器件开始进行调节。 施加到 PG 引脚 上的高电平 VIN 增量将是延迟时间。
此致、
Jimmy
你(们)好 Jimmy
感谢你的答复。
数据表显示、当<VIN <VUVLO. 为0.7V 时、PG =低电平 换句话说、PG 引脚只能上升至大约0.7V。 然而、当检查波形时、它上升至大约1.6V。 对于0.7V 的误差范围、这种情况太宽。 (约2.2倍) 在 VIN 超过0.7V 且 PG 输出被确认之前、预计会有一段延迟时间。 这个想法是不是错误的？
尊敬的 T Kishi：
感谢您的澄清。 我现在理解问题了。
您认为 PG 引脚应该在0.7V 左右处于低电平、而不是 数据表表表表1后面的波形中看到的1.6V 左右。
下面我有一些建议：
感谢您的评论。
客户表示只要这种现象出现、就应该工作、所以已经关闭了。 感谢您的合作。
