[参考译文] CSD13380F3：栅极和漏极之间的电流

您好、Y.Ottey-San、

感谢您向客户推广 TI FET。 我需要进一步研究这一点、看看这是否是 FET 的预期行为。 通常、当我们测量泄漏电流时、FET 的任何端子都不会保持开路。 例如、我们将栅极-源极泄漏电流 IGSS 的漏极和源极电势相同(即 VDS = 0V)、并在栅极和源极之间施加电压(即 VGS = 8V)。 类似地、我们对漏源漏电流 IDSS 进行了规格、其中 VGS = 0V、VDS = 9.6V。 如果客户希望测量栅漏泄漏、我建议 VDS = 0V 并在栅漏极之间施加电压。 我将在收到更多信息后立即向您更新。

您好、Y.Ottey-San、

按照我之前的回答、您能否提供有关如何进行测量的更多详细信息？ FET 是否安装在电路板上、如果安装、FET 周围的电路是什么？ 是否有可能有另一条泄漏路径或到 FET 源极的电气连接？ 我已与同事进行了磋商、考虑到原始帖子中提供的简短描述、衡量方法似乎没有意义。 请提供更多详细信息。

您好！

跟进、了解目前是否需要 TI 提供其他信息。 如果我在第二天内没有听到您的反馈、我将结束本主题。