This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LMG1205:HS 到 VSS 的瞬态过压峰值(<10ns)问题可能会导致高侧晶体管错误激活?

Guru**** 2381850 points
Other Parts Discussed in Thread: LMG1205
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/779790/lmg1205-issues-with-transient-over-voltage-peaks-from-hs-to-vss-10-ns-could-they-cause-incorrect-activation-of-high-side-transistor

器件型号:LMG1205
我们一直在 伺服驱动器(逆变器)中使用 LMG1205YFXR、并在驱动 EPC GaN FET 时遇到一些问题。 本产品的额定工作电压为80Vdc、但一些高侧晶体管会随着电流升高而燃烧、并在80Vdc 下工作。  
我们使用一个5 GS/s、500 MHz BW 示波器和超短校准高带宽探针检查了 VDS 和 Vgs 电压、并在10ns 时间范围内观察到一些有趣的行为。 请检查以下捕获:
41_40A_80V_HSoff_D_LSon_Iout.png
可以看出、 当电流离开驱动器时、高侧电压会在高侧关断期间发生明显的过冲。 我们观察到该电压高达100V (仅在 LMG1205的最大绝对额定值范围内)、但仅在< 5ns 的时间内、栅极驱动器一直可靠地工作。  
我们所使用的晶体管额定电压为120V、耗散良好、采用了布局的最佳实践、我们非常确信它们不会出现故障。  
但是、我们想知道您对应用于栅极驱动器的极短脉冲的影响有何看法。  它们是否会导致半桥意外关断(和击穿)? 这可能是 bootsrap 电路的问题吗?
此外、 在低侧关断期间可以观察到明显的负 Vgs 电压。 由于这里的关断栅极电阻器是一个0 Ω 跳线、我们担心施加到栅极驱动器的"灌电流"输出的负电压、但同样是在极短的时间内。  
44_40A_80V_LSoff_D_HSon_Iin.png
我们想知道你的意见,我们愿意听取任何意见。 您认为其中任何一种可能导致故障吗?
提前感谢。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Ernest、您好!

    感谢您在 e2e 上发帖、
    看起来您的波形图像从未上传。 您可以尝试重新上传吗?
    您能否探测最接近 LMG1205的 HS、HO 和 LO 引脚电压?
    使用具有相同 V/div 并放大的波形、可以告诉 FET 看到过冲和负尖峰、但绝不会达到 LMG1205、从而提供驱动器所见的电感。

    谢谢、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    Ernest、您好!

    我们听到您的声音已经有一段时间了、因此我们必须假设您已经解决了您的问题。

    如果可能、请发布解决方法、以便其他人从中学习。

    如果您的问题未得到解决、请告知我们、我们将与您一起解决。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Don 和 Jeff:

    在对波形进行更深入的分析后、我们意识到问题与 LMG1205YFXR 无关、因为不会发生错误激活。 这是 GaN FET 的制造问题(机械开裂和焊接不良)

    我始终共享图像:  

    关断

    导通

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    尊敬的 Ernest 先生、是否可以共享布局快照? 我还将使用 LMG1205来驱动 GaN 器件。 我想确保、我们不会重复同样的错误。

    谢谢、致以诚挚的问候
    Sunil
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    您好、Sunil、

    感谢您关注 LMG1205。
    Ernest 的问题看起来更像是焊点问题、这可能与表面贴装技术返工一样简单、也可能是板载可靠性和系统级问题、不一定与布局有关。 请随时将您的布局发布在您的布局的另一个主题上、我们将对其进行详细审查、以便让您知道布局是否是最佳的。 GaN FET 可能非常脆弱、并且可能会通过处理而损坏。 这种断裂可能会影响焊点、但焊料的可焊接性取决于封装类型和回流焊能力、如果您对此有任何疑问、请告诉我。

    谢谢、
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    感谢 Jeff。 我将通过单独的主题或邮件执行该操作。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Sunil:

    我无法分享布局、但基本上 遵循了 TI 的建议。 为了最大限度地减小所有寄生电感、轨道应尽可能短且宽、并且晶体管源极(高侧和低侧)已布置在中间层栅极驱动器信号正下方。 正如我说  过的、我们的解决方案与布局无关、而是通过更改表面粗糙度和焊锡膏开口解决的制造问题。

    欧内斯特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    亲爱的 Ernest,我完全理解。 非常感谢您的回复。