请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM5106 主题中讨论的其他器件： UCC20225
您好！
我需要重新打开一个旧问题、因为我们发现此处描述的问题实际上仍然存在。
旧主题是： https://e2e.ti.com/support/power-management/f/196/p/722620/2667359
您好！
我需要重新打开一个旧问题、因为我们发现此处描述的问题实际上仍然存在。
旧主题是： https://e2e.ti.com/support/power-management/f/196/p/722620/2667359
您好！
我需要重新打开一个旧问题、因为我们发现此处描述的问题实际上仍然存在。
您建议的解决方案是在自举电容器中添加一个串联电阻器。 这似乎有所帮助，但事实上，它只是改变了必要的条件。 我们发现、如果我们留出更多时间让自举电容器放电、则仍然会发生不稳定的行为。 我们还会改变计时。 当 EN=0->1时，我们确保 IN=1，但之后一旦 IN=1->0，问题就会发生。
请参阅下图(黄色= EN、紫色= LS 门、青色= HS)。 在这段时间内、IN 是恒定的"高电平"。 我尚未捕获高侧栅极、但主电源会因大电流脉冲而严重振铃(>10Vpp)。
当浮动高侧部件从未上电状态转换为通电状态时、LM5106S 的内部逻辑似乎会出现问题。 同样、这仅在 HS > 12V 时出现。 但由于反电动势、在电机应用中无法避免这种情况。 我担心由于这个问题根本无法使用 LM5106？
此致
弗兰克
您好 Richard、
我在解释这个问题的条件时犯了一个错误。 我写了"在这段时间内 IN 恒定"高"。 校正为"输入为恒定低电平"。
[引用用户="Richard Herring"]您关于主电源纹波高、峰峰值大于10V 的说法、这是功率 MOSFET 的主电源还是 LM5106 IC 的 VDD？
振铃的是主功率 MOSFET 电源电压、而不是 LM5106 VCC。 振铃是因为 LM5106同时导通了桥臂中的两个 MOSFET、导致产生巨大的电流尖峰(估计为3000A)。
[引述 USER="Richard Herring">如果 VDD 上出现较大纹波或压降、可能会因触发 IC UVLO 而中断 LM5106的运行、您能否确认连接到 LM5106的 VDD 是否稳定。 如果存在 VDD 瞬变、请尝试在靠近 LM5106引脚的位置为 VDD 添加额外电容。[/quot]
自举充电导致 VCC 上的压降约为1.5V、并且没有明显的振铃。 电流电路已将1欧姆 电阻器与自举电容器串联。 我测试了将该值增加到10和100欧姆、我还测试了将 VCC 电容从1uF 增加到4.7uF -任何组合都没有变化。
我已进行了新的衡量，以使情况更加明确。 测试条件与之前相同：
- IN 始终为低电平
- EN 在触发点从低电平转换为高电平
-自举电容器有时间放电(2秒)
-我使用工作台电源(47kOhm 电阻器串联以保护电源)改变 HS 处的电压-这模拟电机可能产生的反电动势
- LM5106的 VDD 为10V
图1和2：HS 处的电压< 12V、LM5106正常工作。
图3和4：HS 上的电压大于12V、LM5106以不稳定的方式导通高侧 FET。
(黄色= LO ||紫色=+48V 主电源||青色= HS ||绿色= HO ||白色= HO - HS)
图1.
图片2 (=图片缩放1)
图3.
图片4 (=图片缩放3)
此致、
弗兰克
您好 Richard、
下面是更多屏幕截图、这次显示了一组不同的信号。 测试条件与上述相同。 在这种情况下、自举电阻器为22欧姆(自举电容器始终为100nF)。
(黄色= LO || 紫色= VDD || 青色= HB || 绿色= HS ||白色= HB-HS)
图5：HS 电压< 12V
图6：HS 电压> 12V
此致
弗兰克
您好 Richard、
[引用 user="Richard Herring"]这可能是第一个原因，我 正在研究任何给定应用程序可能 导致此行为的唯一原因。
非常容易理解！
[引用用户="Richard Herring"]但是、如果驱动 程序输出 没有按预期响应、而不是 由于给定应用程序特有的一些扰动、我们会经常听到此类问题。
LM5106同时导通 LS 和 HS 的持续时间非常短、约为一微秒。 这不会立即损坏 MOSFET、但会导致可靠性问题、因为 MOSFET 反复被驱动到超过其最大额定值。 甚至可以听到高电流脉冲-听起来就像一个微弱的"咔嗒"声。 我们已经对该设计进行了将近一年的测试、而且只是偶然发现了它。 在我们首次使用 MOSFET 后、我就开始了调查。
[引用用户="Richard Herring"]死区时间电阻器位于非常靠近 IC 的位置、并通过短走线连接到 RDT 和 VSS、并且没有靠近 RDT 走线的高 dV/dt 走线[/引用]
布局如下：
[引用 user="Richard Herring"]图3和图4中的 Miller 电荷似乎会引起 HO 输出
情况肯定不是这样。 查看图片2、您可以清楚地看到两个浇口的过渡是平滑的黄油。 没有米勒电荷感应的迹象。 您可以看到的只是该 MOSFET 本身开启过程中的短暂米勒平坦区。 示波器/探头带宽为300MHz、这使得我不太可能错过高频成分。
[引用用户="Richard Herring"]对于图6、一旦发生跨导事件、高电流导通和相关寄生引线电感会对 IC 造成干扰
高电流传导显然是由 IC 本身引起的。 在图6中、您可以看到、在开始振铃之前、整个开关过程已经完成(黄色迹线在水平 DIV 4下上升到10V)(在 DIV 4.5下、大约1微秒后！)。
您好 Richard、
感谢您对此采取后续行动。
关于测试额外的栅极电容：很抱歉、我现在不得不集中精力评估备用解决方案、因为我们最终得出结论认为这个问题是无法解决的。 这就是我没有进行此测试的原因之一。 另一个原因是，我只是看不到这宗个案有甚么因果关系。 我已经编辑了这里的其中一张早期图片("图片6")。 红色圆圈显示了开关操作；此操作大约需要50ns。 然后在自举电容器充电期间暂停1微秒。 在这一微秒后、问题发生(黄色圆圈)。 此时、开关节点已长时间稳定。 更引人注目的是、自举电压似乎处于 UVLO 电平。 为什么 LS 栅极电压再次下降？ 芯片没有收到这个命令。
谢谢、Frank
我在半桥动力总成中有 LM5106驱动器的一些初步测试结果。 元件详细信息包括1uF 和0.1uF 的 VDD 电容、0.1uF 的 HB 电容、自举二极管 ES1D-13F、自举电阻2.2欧姆、栅极电阻11欧姆、RDT 为51.1k 欧姆、MOSFET CSD19531。
我在施加10V 的 VDD 时测试了动力总成、PWM 输入信号最初处于活动状态、并在使能变为正后捕获了第一个波形。 我在以下图中将开关节点预偏置为14V、而在这些图中、Vin 为~25V、以显示预偏置电平和高侧导通电平的差异。
我无法看到低侧 Vgs 或高侧 Vgs 上的任何干扰。 波形看起来符合预期、非常干净。
请参阅以下内容：
通道1是使能信号、通道2是开关节点、通道3是低侧 Vgs、通道1是相对于接地的高侧 Vgs。
下面是相同的波形、不同之处在于我在同一接地基准上显示了开关节点和高侧 Vgs。 这更好地说明了相对于开关节点的高侧 Vgs、开关节点是高侧接地基准。
我想您在开关节点预偏置高于 VDD 时展示了栅极驱动问题、这是我记录的图中的情况。
现在、我不确定我记录的条件与您显示的问题有何差异。 我看到您在前面的主题图中发布的 on Semi FET 上的栅极电荷更高。 在37nC 时、NTMFS5C628为52nC、而 CSD19531为52nC。
确认以下原理图是否为您正在使用的组件值。
如果您在测试序列或条件中看到不同的内容、我可以轻松地在此时测试不同的条件。
我看到的一个区别是、自举二极管有一个肖特基二极管、而我有一个超快速硅二极管。 当然、肖特基斯具有快速恢复能力、但具有更高的结电容。 如果这会产生很大的影响、我会感到惊讶、但这是我在电路中看到的一个差异。
此致、
您好 Richard、
测试电路有一些重要变化、也有助于更清楚地显示错误。 最重要的是、自举充电电阻为22欧姆、栅极电阻为47欧姆。 LM5106 VCC 为10V。 这是之前示波器图片所属的电路：
您还需要放大切换过程；在您制作截屏时所用的时基中看不到错误。
在启用芯片之前、让自举电容器完全放电也非常重要。 此错误仅出现在本例中。 我的测试周期禁用芯片2秒、然后在短时间内启用/PWM、然后重复。
谢谢、Frank
我在半桥动力总成中还有 LM5106驱动器的其他测试结果、其中显示的值已更改。 元件详细信息包括1uF 和0.1uF 的 VDD 电容、0.1uF 的 HB 电容、自举二极管 ES1D-13F、自举电阻22欧姆、栅极电阻47欧姆、RDT 为82k 欧姆、MOSFET CSD19531。
我在施加10V 的 VDD 时测试了动力总成、PWM 输入信号最初处于活动状态、并在使能变为正后捕获了第一个波形。 我在以下图中将开关节点预偏置为14V、而在这些图中、Vin 为~25V、以显示预偏置电平和高侧导通电平的差异。
我无法看到低侧 Vgs 或高侧 Vgs 上的任何干扰。 波形看起来符合预期、非常干净。 也具有缩小的信号。
请参阅以下内容：
通道1是使能信号、通道2是开关节点、通道3是低侧 Vgs、通道4是相对于接地的高侧 Vgs。
我测试了使能启动、检查了您之前所展示的 HB 偏置、确认在启用事件发生时 HB 从0开始。 这是使用具有静态低电平的 PWM 输入进行测试的。
通道2是 HB 接地信号、HO 仍然是通道4。
我还测试了使能期间 PWM 高电平的静态输入信号。 在这种情况下、低侧将为低电平、我不希望 HB 充电。 HO、HS 和 LO 未按预期显示任何活动。
随着值的变化、并在使能期间检查有源 PWM、PWM 静态低电平、PWM 静态高电平、我无法看到 HO 或 LO 表现出会导致直通的毛刺脉冲。
在所有情况下、我都在使能前等待了几秒钟、以确保 HB 偏置已放电。
我不确定我是否曾问过、在靠近 LM5106的 PWM 或使能引脚上是否有小的滤波电容、以防序列期间这些引脚上可能会有一些噪声。
此致、
您好 Richard、
谢谢、这一方面令人困惑、但也给了我希望。
LM5106是否有不同版本？ 我安装的芯片读为"65PE37J 5106SD"。 他们的来源是 DigiKey。
我将检查 PWM 上是否发生了什么、并在引脚附近添加一个100pF 电容。 信号布线相对较长(~100mm)、直接由 STM32 GPIO 驱动；EN 也是如此。 同时、您是否还可以检查 PWM？ 高侧驱动器退出 UVLO 是否会导致该输入端出现短路电流尖峰？
编辑：我现在自己复制此内容时遇到问题。 然后、我意识到 HB 偏置电压具有相当窄的频带、可可靠地重现该噪声。 而且似乎还存在温度依赖性。 对于此处的芯片、它当前为9.6V 至10.3V (使用示波器测量、VDD 使用相同的方法测量9.7V)。 当 EN 变为高电平时、我将确保 PWM=0。 这个窄带使我在这里感到困惑，因为我以前的理解是，只有一个较低的界限，但这一特定的设置显然不是这样。
我还可以确认 PWM 和 EN 输入都发生了不良情况。 下图显示了在 LM5106输入端探测的 PWM (紫色、第一幅图片)和 EN (紫色、第二幅图片)。 还没有添加电容、我现在将这样做。 第三张图片显示了 HB > 10.3V 的 PWM、从中可以看到干扰不是由电路中的其他东西引起的。 很明显、LM5106以某种方式实现了这一点、可能通过向其输入端发送电流脉冲来实现。 (P.S. 我一直在使用射频探头接地夹来避免外部射频拾取、我非常确信这种干扰是真实的。)
EDIT2：
我在 PWM+EN 上添加了电容器(首先是100pF、然后是1nF)。 这不会改善这种情况。
谢谢、Frank
您好 Frank、
我根据您的信息执行了一些额外的测试、即当 PWM 切换状态时、意外行为取决于 HB 偏置。
我在 PWM 激活和使能脉冲低频条件下运行了测试、设置允许 LO 高电平状态、PWM 低电平状态相对于使能变为高电平发生变化。
我能够产生的是当 VHB-VHS 接近~6V 的 UVLO 上升阈值时、振幅较低且持续时间较短的 HO 输出脉冲。
下图显示了 LO 转换为低电平时的~6.16V VHB 电平。 之后、由于 SW 节点预偏置、HB 接地电压浮动更高。 随后、HO 变为高电平、尽管具有短脉冲和低振幅。 HB 偏置不够高、无法在达到 HB UVLO 下降阈值之前维持 HO 脉冲。
CH1为 EN、CH2为 HB 接地、CH3为 LO 接地、CH 4为 HO-HS 差分。
下图移动了光标、以显示从 LO 下降到 HO 上升的死区时间、即~500ns、这是预期的值。
如果 HB 充电到更高水平、HO 输出可保持预期的脉冲宽度、如下所示。 在本例中、LO 关闭时、HB 接地为~7.84V。
如果 HB 充电到更高水平、HO 输出可保持预期的脉冲宽度、如下所示。 在本例中、LO 关闭时、HB 接地为~7.84V。
下图移动了光标、以显示 LO 至 HO 死区时间、该时间仍然~500ns。
我已经检查了另一个转换的死区时间、HO 在之前下降到 LO 上升、它达到了预期的~500ns。
我有几个问题、意见和建议。 为了实现预期的 HO 和 LO 脉冲宽度、HB-HS 偏置电容器需要充电至一个电平以维持 HO 脉冲宽度。 这可以通过几种方法来实现和改进。 可以减小自举电阻、以便在第1个脉冲上具有给定 LO 脉冲宽度的情况下加快 HB 的充电速度。 EN 到 PWM 时序可被调节以在使能的上升沿之后保持 PWM 输入低电平、LO 高电平的更长时间。
在您的系统中、是否有必要在任何时候将启用置为相对于 PWM 输入时序有效？ 建议的序列是使 VDD 保持稳定、使能有效的时间足够长、以便为 HB 充电(3个 R/C 时间常数应该足够)、然后使能 PWM 输入活动。
关于输入上看到的噪声的注释、以及滤波器电容似乎没有帮助。 驱动器输入电路具有高阻抗、因此在转换期间不能向输入引脚注入任何有效电流。 即使存在某种相对变化、内部200K Ω 下拉电阻也会主导输入电流。 控制器参考接地到 IC 接地之间可能会出现一些接地反弹。 仅使用电容器、而不使用 R/C 滤波器、由于输入端连接了低电阻走线、因此仍然能够出现接地反弹。 在控制和输入之间添加一些串联电阻应该会降低噪声振幅。
确认这是否能解决您的问题、或者您可以在此主题上发布其他问题。
此致、
您好 Frank、
我在收到的电子邮件通知中看到了您的最后一个回复、但出于某种原因、我看不到 E2E 上的最新消息。
我按照您的建议仅使用循环使能来重复测试、并且能够在使能变为高电平和 LO 开启期间捕获振幅相对较低的 HO 脉冲。
我捕获的数据可以解释为高侧功率 MOSFET 的米勒电荷导致的。 HO 脉冲的扰动持续一段时间、直到 HB 电容器充电至~2至2.5V、此时有足够的电压供驱动器主动开启内部 HO 下拉器件。
下图是 HS 预偏置为~14V、这导致 LO 导通期间 HO 高扰动的最长持续时间和开关节点变为低电平。 开关节点预偏置上的任何较高值似乎都大致相同。 较低的值会减小 HO 脉冲宽度、我将在后续图表中显示该值。
您可以看到、当 HB 和开关节点转换为接地时、HO 最初变为高电平。 当 HB ~2.2V 时、HO 脉冲开始拉回 HS。 在这种情况下、延迟时间为685ns、这是您质疑为什么该脉冲在 HS 开关事件之后如此长的原因之一。
在 VDD (用于 LO)或 VHB-VHS (用于 HO)上没有电压或电压过低时、驱动器限制驱动器输出的能力如下所示。 与功率 MOSFET 中一样、内部驱动器输出器件上有一个内部体二极管。 HO 输出具有到 HB 引脚和 HB 电容的二极管 VF 路径。 在0V 偏置时、HO 将钳位到~0.6至0.7V 或可能更高、具体取决于强制进入 IC 引脚的电流。 当 VDD 或 VHB-VHS 达到~2V 时、有足够的电压来打开内部驱动器下拉器件；当 VDD 或 VHB 低于 UVLO 阈值时、无论驱动器输入如何、该状态都是初始化状态。
HO 脉冲在开关节点 dV/dt 转换时被驱动为高电平。 HO 脉冲将保持、直到 VHB-VHS 达到~2V 才能打开内部下拉器件。
通道1使能、通道2为 HB 接地、通道3为 LO、通道4为 HM-HS 差分。 请注意、在这些图中、HO-HS 为2V/A。
下面是 HS 预偏置电压为12V 时的相同曲线图条件。 在这种情况下、脉冲宽度与14V 预偏置脉冲宽度大致相同。
下面是10V 预偏置的相同图。 在这种情况下、脉冲宽度为~300ns 时会更短、因为 HB 偏置可以在更短的时间内实现接近2V 的电压。
由于您的功率器件具有不同的参数、因此您很可能会看到较大的 Vgs 扰动、原因是 Qdg 较高。 此外、您的布局也不同于我的测试设置、即紧凑型直流/直流半桥。
根据这些结果、我认为您很可能会看到这种 Vgs 扰动的一个更严重的例子、其程度足以导致误导通。 我在向 MOSFET 栅极至源极添加电容方面提出的建议是、我强烈建议此时采用这种建议。 降低此行为的其他方法是具有较低的关断栅极电阻值、可能需要为关断路径添加一个与47欧姆电阻并联的电阻器/二极管。 减小自举二极管电阻、以使 HB-HS 能够在更短的时间内实现2V 电压、但这只会缩短 Vgs 脉冲持续时间。
确认这是否解决了您的问题、或者您可以在此主题上发布其他问题。
此致、
