[参考译文] TINA/Spice/LP2951-N：关断时输出放电

进一步调查显示、输入电压随着输出电压下降而上升、实际上会将其推升至电源电压以上。  

您好 Aidan、

您能否向我发送您的仿真文件？ 我做了一个快速仿真、看不到您描述的行为。

话虽如此、LP2951没有有源下拉电路。 禁用时的任何放电路径都是漏电路径或外部分压器(如果使用)的函数。

尊敬的 John：

请原谅我更改了我仿真的稳压器。 我需要更低的噪声系数。 但是、同样的奇怪行为仍然很明显。 我无法理解发生的情况、LP2951和 LP38798 TINA 模型似乎都显示了相同的行为。

我在 VIN 引脚上放置了一个二极管、认为这可以防止出现任何反向电流。 这不是我最终想要的、但我正在尝试了解仿真器的运行情况。  

如您将从随附的 TINA 文件中看到的那样。 即使我保持输入电压稳定、当使能输入降至阈值以下时、稳压器输入端的电压也会快速上升。 输出电容器放电到输入电容器中。 如果增大输出电容器的尺寸、反向电流将增大。

如果输入电容断开连接、Vin 引脚上的电压会上升至超过100V、仍会将输出电容放电至二极管电容(I ASSUME)。

我还使用 LP2951包含了相同的仿真。

我是否在这里遗漏了一些明显的东西？ 我是在做一些愚蠢的事情。 这肯定不是我所期望的行为。

有什么意见？

Aidan

e2e.ti.com/.../LP2951_5F00_strange.tsc

e2e.ti.com/.../LP38798_5F00_strange.tsc

您好 Aidan、

我确认了您的车型的行为。 但是、 我在 TI.com 上未看到下载当前型号的 LP2951时出现此问题。  我下载的 LP38798模型具有与您观察到的结果相同的结果。

我建议尝试 EVM、因为我认为您会看到您所期望的行为。

但愿这对您有所帮助。

此致、

e2e.ti.com/.../LP2951-Test.TSC

将二极管与 VIN 串联是防止反向电流的常用方法。

尊敬的 John：

非常感谢您 的观看、但是我使用的两种型号都是最近从您的网站下载的、它们都是最新的。  

我知道最终将需要 EVM、但问题是我正在进行的仿真取决于 EVM。 当一名合格的人与现实有重大偏差时、这就使得很难作为一个集成的整体进行全面仿真。 通过仅模拟电路的各个部分、很容易忽略级联元件之间的相互作用。

因此、只要我同意您的意见、我仍然建议您除非能够发现我的电路布局存在根本错误、 然后、在我看来、模型完全不正确(但是过去使用 TINA 模型的经验是两者的混合、通常是我的错误、但并非总是如此)。 在这种情况下，这不是一个精确的问题，而是一个行为问题。 我从未见过一个稳压器、当输入电压超过输出电压时、它会将其输出电荷转储到输入电路中、但这似乎正在发生。

也许您需要更多时间来进一步调查。 我很乐意发现我的错误。 我很可能忽略了一些事情。 我会比放弃 IC 更早、因为我无法让仿真发挥作用。 请帮助。

非常感谢

Aidan

您好 Aidan、  

这只是为了让您知道、我们仍在等待建模团队的回复。 我们的下一次更新将于2019年7月29日进行。  

此致、  
Jason Song

您好 Jason、

很抱歉让我感到不耐心、但是这个问题一直给我完成模拟过程带来困难。 因此，我自己做了一些进一步的调查。 我想我会分享我的调查结果。  

我使用了 LP38798 TINA 模型、因为它是未加密的、因此我能够查看背后的 SPICE。 (开放源代码很好！！！！)。

我发现在这个宏内似乎有一个名为 LDO_basic 的通用子电路。 因此、我假设您的几种模型、包括加密模型使用相同的模型。  (CLOSEDSOURCE BAD！！！！)。

)

该子电路使用电流控制电流源对输出电流与输入电流进行建模。 将输出电流反映到稳压器的输入侧。 这是由输出电压源下游节点处的电流驱动的、电流经过电阻"ROUT"~ 10m Ω。 我假设这是对导通元件的输出电阻进行建模。 在 EN 降至阈值以下或 UVLO 降至阈值以下之前、一切都很顺利。 当发生这种情况时、输出电压源将关闭并降至零伏。 然而、任何外部输出电容器上可见的输出电压现在被放置在同一个'ROUT'上并且电流流经'ROUT'至0V 点(即、与输出电容器充电时的方向相反)。 该电流会反映到输入端、如果被 VIN 引脚上的串联二极管阻止、则会强制 VIN 引脚上的电压快速上升至愚蠢的不可能值。 即使输入端没有串联阻断二极管、此电流仍必须由任何输入电路正弦。 因此、无论 VIN 上的电压如何、这种相同的"输出电压"也会使输出电容器快速放电、因为电流源不考虑 VIN 上的电压。 这显然是不现实的。

无论如何、为了解决这个问题、我重新设计了 LDO_basic 子电路、并将简单的"ROUT"电阻替换为电压控制电阻器。 通过这种修改、只要 LDO 处于活动状态(VIN>UVLO)并启用(EN >EN_thre)、电压控制电阻器的作用就与"ROUT"相同。 但是，如果不满足其中任何一个条件，VCR 将会变得非常高100MEG。 这可防止任何大电流从输出电容器流经该电阻器流向0V 点、随后反射的输入电流可以忽略不计。 实际上、它应该为零、只需防止电流源反射反向电流即可实现这一点、但这是另一个步骤。

此外、这不会模拟内部稳压器电路在 Vout 高于 Vin 时的行为、也不会模拟在 Vout 被强制高于稳压器中的电压源时、例如施加到 Vout 的外部电压源。 但是、根据我可以告诉 LDO_basic 子电路无论如何都不会执行此操作。 为了加快我的仿真、我只需在输出和输入之间以经典配置放置一个肖特基二极管。

我已经共享了修改后的宏、在这个阶段、我已经解决了我的仿真问题。 哪种 BTW 与发出 PSU 故障状态信号(禁用 LDO)和3V3电压降至 MCU 上的最小电压以下之间的间隔时间有关。 也就是说、在3V3线路崩溃之前、我是否有足够的时间正常关闭 MCU。 由于 LDO 从输出电容器中抽吸所有能量、这显然没有帮助。

祝你一切顺利

Aidan

e2e.ti.com/.../LP38798_2D00_ADJ_5F00_modified.TSM

您好 Aidan、

很棒的工作、很棒的是、您自己修复了 LP38798模型。 非常感谢您对当前模型问题的深入见解。 我相信我们可以在其他具有类似问题的模型上应用相同的技术、包括 LP2951-N 的模型  

我已为您的帖子添加书签并保存了您修改的 LP38798模型。 我们将回顾您所做的更改、并与遇到类似问题的其他人分享您的工作。 再次感谢您的工作。  

如有以下新问题、请查看我的评论：  

哪种 BTW 与发出 PSU 故障状态信号(禁用 LDO)和3V3电压降至 MCU 上的最小电压以下之间的间隔时间有关。 也就是说、在3V3线路崩溃之前、我是否有足够的时间正常关闭 MCU。 由于 LDO 从输出电容器中抽吸所有能量、这显然没有帮助。

--我假设您正在讨论 LP38798的应用。 如果 LDO 有一个电源正常引脚来监控其自己的输出电压轨、则很容易计算时序、因为数据表中通常定义了 PG 时序。  对于该器件、没有电源正常引脚。 我想您问、从 LDO 感应禁用信号开始、您需要多长时间关闭 MCU、对吧？ 我看不到该器件中存在有源放电电路、这意味着当器件被禁用时、输出引脚上的电压会因泄漏或输出上的负载而放电。 更大的输出电容器应允许更长的放电时间。 您还可以使用电容大小和负载电流来估算放电时间。 这有道理吗？  

此致、  
Jason Song