[参考译文] TLV758P：使能输入端的最大额定电压

尊敬的 Peter：

您能否提供输入电压、输出电压和输出电压的示波器截图、以便我们能够看到它们在发生这种情况时都在做什么？ 我的第一个猜测是、考虑到器件对冷冻喷雾的反应以及锯齿的频率非常低、您正在进出热关断状态。  

您没有提到输入电压是多少或负载是多少(除了说它独立于负载)、 但这是一个小型器件、因此热耗散受到限制、如果功率耗散过高、则很容易进入热关断状态。 您使用的是哪种封装类型？

您好、Kyle、

可疑器件正在逐渐改变其行为、因此我认为存在一些内部损坏。 我在输出与负载断开的情况下完成了一些加电、但分压电阻器和输出电容器在电路中(27K、12K；47uF // 100nF)。 TLV758位于散热焊盘上、大约0.8 x 1.3mm。 我在最初的帖子中给出了完整的器件型号：TLV75801PDRVR。

在两个不同的时间标度下拍摄的示波器照片代表 TLV758从冷启动(快速突发冷冻机)的行为。

底部(红色)迹线是连接到 TLV 稳压器上 Vin 的5V 电源轨、0V 位于第一个示波器线上、从屏幕底部向上。 蓝色走线是 EN 输入、黄色走线是配置为1.8V 稳压器的 TLV758的 Vout。 它们在屏幕中心有0V 电压。 所有布线均为2V/div 垂直。

第一个屏幕截图是100ms/div。 加电时、TLV 输出在大约30ms 内变为接近5V、然后恢复到正确的1.8V。 第二个屏幕截图显示了在更长的时间刻度(5秒/刻度)上发生的情况。 输出在大约30秒的时间内从1.8V 上升到接近5V。 应用更多的冷冻小鼠可将输出恢复到1.8V、并导致漂移高电平行为重复我公司报告的锯齿振荡行为消失。

该稳压器为中等尺寸的 Xilinx Spartan 7 FPGA 提供1.8V 电压轨、但仅需提供大约50mA 的电流。 我可以相对容易地更换可疑的 TLV758、但 FPGA、因此整个复杂电路板都是的一部分、现在除了我正在执行的测试之外、无法使用。 FPGA 的1.0V 和3.3V 电压轨也通过5V 电压轨提供的 TLV758s 进行调节。 这两个器件仍然正常工作。

Peter

您好、Peter、

您可以尝试重新附加屏幕截图吗？ 它们没有通过。  

非常奇怪。 我故意在完全独立的计算机上检查我的帖子在 TI 论坛上完全可见。 总之、我将在这篇文章中再次包含两个屏幕截图、如果您报告说您也看不到这两个屏幕截图、我将设计一种不同的方法。 有关信息、我使用了工具栏中的"插入/编辑介质"按钮。

尊敬的 Peter：

感谢您重新发布他们这次使用的示波器截图、以及您的描述、它提供了非常丰富的信息、并且明确规定了热关断。   

至于您的问题、Ven 是否有任何要求 VUVLO 上升(最小值)时、输入电源必须能够灌入1mA 电流、以避免器件使用悬空输入引脚开启(我们正在更新 PDS 以说明这一点)、但这似乎不太可能损坏 LDO。   

通过观察示波器截图中显示的行为、可以看出从 FB 到 GND 可能存在一些泄漏电流。 这可能是由于电路板污染或 LDO 损坏造成的。 如果您看到它始终如一地随温度变化、那么我会更倾向于 LDO FB 引脚上的损坏、因为板级泄漏不太可能通过冻结喷雾发生显著变化。 您是否安装了前馈电容器(CFF 从 Vout 变为 FB)？ 如果输出端的瞬变非常大、则可能会通过 CFF 耦合到 FB 节点、并导致电压超过 FB 上的绝对最大电压。  

另一个常见原因是 ESD 事件损坏了器件。   

您好、Kyle、

感谢您的评论。 三个 TLV758器件中的任何一个都没有反馈电容器将电源轨生成到 FPGA 中。

我对损坏的电路板做了更多的调查。 我已经展示了(1)即使输出处于失控电平、TLV758的 EN 输入仍然可以打开和关闭输出、以及(2) TLV758的 FB 输入在出现错误时确实遵循预期的输出电压比、 并且 FB 引脚上的电压上升到远高于其数据表值。 我已经检查了 TLV758上的 GND 引脚、该引脚保持稳定在0V。

FB 引脚观察可降低电路板级效应在 FB 输入保持恒定电压的情况下将有效电阻器比率从 Vout 更改为 FB 的可能性。此外、通过仔细喷洒冷冻剂、故障行为的温度系数对于 TLV758而言非常具体、 并且与周围的组件或电路板表面属性似乎无关。

在我们的设计中、三个电源轨的上电和断电顺序由 LM3880管理、该序列依次为1V0、1V8、3V3上电和反向断电(如果电源5V 电源轨持续时间足够长-取决于其他负载)。 如果序列中的前一个电源轨未能上升到接近所需电压、则有一个 MC34161电压监控器可保持 TLV 的单个使能。 如果电路板故障导致电源轨故障达到规定的水平、则监控主要是为了防止 FPGA 因时序错误而受损。

1V8和1V0电源轨为 FPGA 内核供电、并且是纯负载。 在某些故障条件下、如果3V3 TLV758保持关闭、则3V3电源轨可能会通过其他逻辑连接从 FPGA 反向供电、但该电源轨没有出现问题的迹象。 过压故障与序列中间的1V8电源轨有关。

这些 TLV 部件位于电路板的中心、与外部的 I/O 没有直接连接。 板载隔离式直流/直流转换器甚至可以生成5V 电源轨。 该板完全封闭在金属机箱中。 使用该装置的工程师告诉我、它在开始出现问题之前至少运行了半个小时。 观察到问题后、他停止了他所做的跑步、并将主电源循环至装置。 问题变得更糟了，他把它带到我那里进行调查。 我观察到 FPGA 的1V8轨上有锯齿波形、正如我最初报告的那样。 进一步运行会将波形减少到我在这里捕获并复制的波形。

据我所见、对于发生故障的 TLV758、不可能产生外部破坏性影响。 其故障导致了昂贵的电路板被注销。 我担心的是、这是否是一个不幸的一次性元件故障、或者它是否会表明 TLV758器件的设计缺陷。 我们需要确信、TLV758是一款可靠的器件、可安全地用于为相对昂贵的 FPGA 供电、最好无需对其输出进行窄窗口电压监控。

您好、Kyle、

感谢您的评论。 三个 TLV758器件中的任何一个都没有反馈电容器将电源轨生成到 FPGA 中。

我对损坏的电路板做了更多的调查。 我已经展示了(1)即使输出处于失控电平、TLV758的 EN 输入仍然可以打开和关闭输出、以及(2) TLV758的 FB 输入在出现错误时确实遵循预期的输出电压比、 并且 FB 引脚上的电压上升到远高于其数据表值。 我已经检查了 TLV758上的 GND 引脚、该引脚保持稳定在0V。

FB 引脚观察可降低电路板级效应在 FB 输入保持恒定电压的情况下将有效电阻器比率从 Vout 更改为 FB 的可能性。此外、通过仔细喷洒冷冻剂、故障行为的温度系数对于 TLV758而言非常具体、 并且与周围的组件或电路板表面属性似乎无关。

在我们的设计中、三个电源轨的上电和断电顺序由 LM3880管理、该序列依次为1V0、1V8、3V3上电和反向断电(如果电源5V 电源轨持续时间足够长-取决于其他负载)。 如果序列中的前一个电源轨未能上升到接近所需电压、则有一个 MC34161电压监控器可保持 TLV 的单个使能。 如果电路板故障导致电源轨故障达到规定的水平、则监控主要是为了防止 FPGA 因时序错误而受损。

1V8和1V0电源轨为 FPGA 内核供电、并且是纯负载。 在某些故障条件下、如果3V3 TLV758保持关闭、则3V3电源轨可能会通过其他逻辑连接从 FPGA 反向供电、但该电源轨没有出现问题的迹象。 过压故障与序列中间的1V8电源轨有关。

这些 TLV 部件位于电路板的中心、与外部的 I/O 没有直接连接。 板载隔离式直流/直流转换器甚至可以生成5V 电源轨。 该板完全封闭在金属机箱中。 使用该装置的工程师告诉我、它在开始出现问题之前至少运行了半个小时。 观察到问题后、他停止了他所做的跑步、并将主电源循环至装置。 问题变得更糟了，他把它带到我那里进行调查。 我观察到 FPGA 的1V8轨上有锯齿波形、正如我最初报告的那样。 进一步运行会将波形减少到我在这里捕获并复制的波形。

据我所见、对于发生故障的 TLV758、不可能产生外部破坏性影响。 其故障导致了昂贵的电路板被注销。 我担心的是、这是否是一个不幸的一次性元件故障、或者它是否会表明 TLV758器件的设计缺陷。 我们需要确信、TLV758是一款可靠的器件、可安全地用于为相对昂贵的 FPGA 供电、最好无需对其输出进行窄窗口电压监控。

您好、Kyle、

我已经离开了几天了、刚刚回到这里。

我们使用的 FPGA 具有易失性、每次上电时都需要从外部存储器加载。 在本设计中、我们使用了一个 I2C EEPROM 存储器、该存储器在正常电源轨电压下通过逻辑电平在生产期间(或现场更新时)进行编程。 没有使用提升电压的闪存编程或任何其他过程。

我发布的电路板输出电压行为示波器照片是在稳压器与 FPGA 断开连接的情况下拍摄的。 如果稳压器为 FPGA 供电、则行为模式没有显著变化。

我不相信稳压器的误差放大器会在故障状态下失去对输出的控制、因为使能输入按预期工作、从而保持将输出从低于 Vin 100mV 切换到接地的能力、并再次作为方形波形切换回。

我注意到在使用冷冻机喷雾产生温度循环时还有一个重要的点。 如果我在冷冻室喷出后将 Ven 保持在低电平大约20秒、输出将保持关闭、 但是、释放 Ven 会将输出发送到使能保持高电平本来会达到的错误过压电平、对我来说、这并不认为这必然是有问题的通流器件。

功能方框图(数据表中的7.2段)显示了控制带隙基准的使能输入。 假设误差放大器将 FB 电压与 BG 输出电压进行比较、以生成通流器件的栅极电势。 问题是否在于 BG 基准输出变为通流、而不是通流器件损坏或泄漏？ 这可以解释为什么我看到 FB 输入上的电压始终保持输出电压的正确比例、故障条件或无故障条件。

您好、Peter、

您曾提到过、"在此设计中、我们使用了一个 I2C EEPROM 存储器、该存储器在正常电源轨电压下的逻辑电平在生产期间(或现场更新时)进行编程。 没有使用提升电压的闪存编程或任何其他过程。" 但是、在 LDO 的输入处于较低值时、这些编程信号中是否有任何一个应用于 LDO 的输出？ 电压不必"提升"即可损坏 LDO、只需比 Vin 高300mV 即可超过数据表中列出的输出引脚的绝对最大电压。  

如果您可以禁用部件、则导通器件可能不是问题的根源。 至于您的问题"问题是否是 BG 参考输出变为通流、而不是通流器件损坏或泄漏？" 这是对行为的可能解释、但除非它被某种程度损坏、否则可能性看起来很低、但在您的应用中、没有任何迹象表明我已经看到了损坏 BG 参考的提示。 在发运前对每个器件进行测试、如果不正确的 BG 参考将无法通过测试。  

您好、Kyle、

我在某种程度上简化了我的描述中的其他部分。 加电时的 FPGA 负载由 STM32 CPU 完成、FPGA 用作 I/O 外设。 CPU 保持复位状态、直到 FPGA 电源轨定序。 CPU 从四路 SPI 闪存 EEPROM 中获取 FPGA 图像数据、并使用3.3V I/O 将其加载到 FPGA 中  

EEPROM 的初始配置写入(生产阶段)和任何后续写入(现场更新)完全是 CPU 和 EEPROM 的函数；不涉及 FPGA。 直到下一个下电上电时 FPGA 才通过 CPU 接收新映像。

FPGA 电源轨的稳压器和 CPU 和 EEPROM 部分的单独稳压器由通用5V 线路供电。 在5V 线路出现之前、所有器件都是静态的、并为所有本地稳压器的 Vin 引脚供电、因此如果 FPGA LDO 输出的输入端没有5V 电压、则不会有任何活动。 此外、唯一可能受到外部电压影响的 LDO 是为3V3 I/O 电源轨供电的 LDO、而这并不是显示输出问题的 LDO。

我完全同意您的所有器件都必须通过严格的测试程序、这也是我们使用 TI (和 BB)器件50多年的原因之一。 在您的生产测试中、不太可能会发现这种特定的 TLV758故障、因为它在问题出现之前的3个多月内在我们的电路板中正常工作。 到目前为止、该特定电路板中的其他 TLV758和所有其他预量产电路板中的 TLV758没有显示出任何此问题的迹象。 我们可能只需接受这是一次性故障、但我们应该考虑回到在所有关键电压轨上整合窗口比较器、而不是仅整合电平比较器。

重新发布此帖子、因为它似乎没有进入论坛。

您好、Kyle、

我在某种程度上简化了我的描述中的其他部分。 加电时的 FPGA 负载由 STM32 CPU 完成、FPGA 用作 I/O 外设。 CPU 保持复位状态、直到 FPGA 电源轨定序。 CPU 从四路 SPI 闪存 EEPROM 中获取 FPGA 图像数据、并使用3.3V I/O 将其加载到 FPGA 中  

EEPROM 的初始配置写入(生产阶段)和任何后续写入(现场更新)完全是 CPU 和 EEPROM 的函数；不涉及 FPGA。 直到下一个下电上电时 FPGA 才通过 CPU 接收新映像。

FPGA 电源轨的稳压器和 CPU 和 EEPROM 部分的单独稳压器由通用5V 线路供电。 在5V 线路出现之前、所有器件都是静态的、并为所有本地稳压器的 Vin 引脚供电、因此如果 FPGA LDO 输出的输入端没有5V 电压、则不会有任何活动。 此外、唯一可能受到外部电压影响的 LDO 是为3V3 I/O 电源轨供电的 LDO、而这并不是显示输出问题的 LDO。

我完全同意您的所有器件都必须通过严格的测试程序、这也是我们使用 TI (和 BB)器件50多年的原因之一。 在您的生产测试中、不太可能会发现这种特定的 TLV758故障、因为它在问题出现之前的3个多月内在我们的电路板中正常工作。 到目前为止、该特定电路板中的其他 TLV758和所有其他预量产电路板中的 TLV758没有显示出任何此问题的迹象。 我们可能只需接受这是一次性故障、但我们应该考虑回到在所有关键电压轨上整合窗口比较器、而不是仅整合电平比较器。

Peter

尊敬的 Peter：

感谢您提供的更多详细信息、它很好地解释了用例、我同意编程序列不应使器件暴露在反向电流中、因为存在5V 输入。  

如您所示、这似乎是一次性故障。