这是我的第一个相移全桥项目、我很难理解在桥式 FET 关断时如何确保低损耗开关。 尤其是在无源桥臂中、循环电流处于峰值时。 我在文献中找不到明确的提及(也许我没有提及)-尽管关于开通的问题似乎有很多需要说明。 它只是桥臂中间节点处的电容、在流过 FET 的电流下降时保持电压吗？ 在这种情况下、电容需要足够大、以便在 FET 的 TF 持续时间内均热循环电流、而电压不会显著上升。
我的问题可能会更糟、因为我的转换器是由24V 电源供电的500W+、因此电流绝对巨大-因此、如果有人对更合适的拓扑提出任何建议(必须隔离)、那么这将是值得赞赏的。
你(们)好，科林
开关损耗与电压和电流的乘积成正比、因此在硬开关转换器中、在关断时、电流下降的时间是有限的、并且随着电流下降、FET 上的电压上升。 在这种下降和上升重叠的时间段内、器件会耗散功率。 H 桥中的所有 FET 都是如此。 下图来自 Fairchild AppNote 关于硬开关的内容、但这是一张很好的图片来说明我的观点。
我了解谐振"反冲"如何在 FET 开通前将 FET 两端的电压设置为零、 但是、就我所看到的关闭损耗而言、我可以看到硬开关转换器与每个 FET 的关断过程中的 ZVS PSFB 转换器之间没有差异。 所以我的问题仍然存在-这是正确的分析还是我误解了什么？
如果分析正确、是否可以对其执行任何操作？
我可以看到，我对无源桥臂的评论可能会误导——错误的术语——我指的是 CD 桥臂，它必须切换比 AB 桥臂更大的电流。
对于该转换器的尺寸、我有一个非常雄心勃勃的目标、因此我对任何损耗都非常敏感、同时必须在100A 区域切换电流。 我已经研究了 LLC 拓扑以及在一个粗略仿真中操纵 LLC 值以实现零电流开关的可能性、这看起来很有希望、 但我想、在负载和输入电压范围内保持这种状态会变得非常复杂、并且还会尝试说服控制器像这样工作。 我还不准备放弃 PSFB。
你(们)好，科林
我想我可能已经破解了它、但我欢迎任何评论或想法。
为了重新迭代环境、PSU 采用48V 输入电压、并且必须提供1kW 持续一分钟、300W 连续功率。 我有一个原型设置、在该设置中、我将误差放大器设置为单位增益缓冲器、以便能够使用 POT 驱动系统开环。 我还禁用了电流感应功能、并将 Adel 设置为参考电位计、以便在运行时手动调整延迟时间。
我认为零电压关断的关键是通过调节系统的 LC 来调整开关 FET 上的电压上升。 由于我的初级侧是低电压高电流、因此我的泄漏和路径电感有些不受控制、导致关断时的电压上升像枪中的子弹一样设置。 我对变压器进行了重新缠绕、以通过交错方式最大程度地减少泄漏、并且非常整洁-这涉及到将 变压器导线作为飞线引出、我尽可能直接将其带到半导体上。 整形的第二部分是在全部四个 FET 的漏源极上添加22n。
结果是关断电压上升现在成形、以确保电压在电流耗尽之前没有达到很远的值、 在更高的功率下、仍会到达相反的电源轨、此时我可以打开桥臂中的另一个 FET 以完成转换。
为了将零电压导通向下扩展到更低的功率、我使用了一个连接到 AB 中点的电感器、并根据在电源轨之间进行电容调节
以及其他各种应用。 (不确定链接在发布时将如何显示！)
实际上、我现在将电源快速运行至750W、它没有烧断、并以400W 运行几分钟、温度上升看起来非常可控。 下一个挑战是陶瓷电容器的温升。
Kevin
大家好、Kevin
Fairchild 图当然是正确的，但它们不适用于 ZVS 开关 PSFB。
PSFB 中开关的导通和关断电压可以为零伏、除驱动栅极所需的电流外、不会产生关断损耗。 基本 PSFB 电路看起来是这样的–
当节点 A 或节点 B 从–摆动到+或从+摆动时、会发生 ZVS 转换。 在其中一个转换之前–比如说、节点 A 上的 A–到+转换–电流从 Vin 流经 QC、T1初级和 QB。 然后、Qb 被关闭。 此时、QA 仍处于关闭状态、因此与硬开关全桥相比、节点 A 处的电压没有有源上拉、从而导致损耗。 在 PSFB 中、漏极电压的上升速率由开关节点的电流和有效电容设置。 如果电荷从栅极快速拉出、则 FET 的通道将在漏极电压显著上升之前关闭、然后电流将以非差分方式流入节点的电容而不是通道中。 BTW、超结 FET 具有一个很好的特性、即在低 VDS 时、电容是非线性电容最大–这有助于减缓漏极上的初始电压上升、从而为通道关断过程运行至完成额外提供几个 ns。 系统设计人员将确保有足够的能量为节点电容充电、从–到+。 然后、该节点被桥臂中另一个 FET 的体二极管钳位–在本例中为 QA。 然后打开 QA。 UCC28950/UCC28951器件提供可调节延迟功能、允许设计人员设置 QB 关闭和 QA 开启(DELAB/ADEL)之间的正确延迟时间。 如果没有足够的能量将节点摆动到另一个电源轨、则会导致 ZVS 部分损耗、并且转换的硬开关部分将有损耗、因为 QA 导通时至少有一定的电压。 此外、QB 关闭和 QA 打开之间的延迟时间太短、并且在节点完成转换之前 QA 打开、结果同样是 ZVS 部分丢失和损耗增加。 总之–如果您足够快地关闭 MOSFET、则 PSFB 中的关断事件几乎无损。
栅极驱动损耗仍然存在，因为您仍然需要对栅极电容进行充电和放电，但会更小，因为您没有任何米勒效应，无法将额外的电荷驱动到栅极节点上。
我使用理想开关和典型输出电容值运行了简单的 PSIM 仿真
在上面、您可以看到电流从 MOSFET 传输到输出电容、这样 VDS 从低电平变为高电平的转换就没有损耗。
我还查看了 UCC28950 EVM 上的 Vgs 和 Vds 波形。
此 EVM 使用栅极驱动变压器、因此栅极驱动至-12V。 当 Vgs (红色)从12V 下降到 Vth 时、MOSFET 在光标之间的间隔内关断。 此时通道实际上已关闭、但您可以看到 VDS (绿色)没有明显上升。
这当然适用于 MOSFET - IGBT 的关断特性不那么干净。
此致
Colin
大家好、Kevin
我之前可能不太清楚。 驱动电流的能量源当然是电感1/2 CV^2。 使问题更加复杂的是、输出电容是非线性的。
我在 PSPICE 中重新创建了您的仿真、但我没有看到您在电流波形上注意到的严重振铃。 请确认您的开关频率约为160kHz。 输出电阻应为10欧姆、而不是25欧姆、对于2.5kW、 我尝试了这两种方法都没有成功。 如果您在25欧姆负载下运行仿真、则输出/输入功率将约为1kW、变压器均方根电流约为21A、但您的电流波形看起来更像50A (人眼估算)。
您的47uH 磁化电感是合理的。 我使用了1：5匝数比-这对应于您的47uH/575uH 比。
当然、您是正确的-零关断损耗假设 MOSFET 关断速度足够快、因此 VDS 在关断过程中不会显著增加。
我将检查振铃频率、然后尝试确定负责的组件。 尝试将匀场电感器改变2倍、看看频率是否变化了 sqrt (2)、然后对 MOSFET 的输出电容执行相同的操作。 然后、您可以尝试添加一些与电感器串联的实际寄生电阻。
尝试用理想开关替换 MOSFET - LT_Spice 应包含压控开关。 您可以对二极管执行相同的操作、并使用适当的信号驱动它们。 您可以在发送给您的 PSIM 卡中看到我所做的事情-在此复制(将 SR_EN 设置为1)
此外、请检查 I 注意到的10欧姆/ 25欧姆负载差异
此致
Colin
