请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：LM26480 尊敬的 TI 团队：
晚上好。
我们已根据 TI 参考和 webench 设计为 FPGA 电源设计 LM26480。
正如我说过的、我们已将 降压和 LDO 输出从 LM26480 连接到 FPGA。
我们根据 FPGA 所需的开关延迟、在两个 LDO 输出之间提供了延迟。
延迟是通过连接到 LM26480 LDO 使能信号的 RC 网络实现的。
在仿真环境中、通过连接负载而不实际连接特定 FPGA、我们能够看到 LDO 输出中的延迟。
但在实际情况下(与 FPGA 连接时)、我们不会在 LDO 中获得延迟。
我们希望分享原理图并进行验证。
请答复。
谢谢、
Girish Kantharaju
