• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 243 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] LP8860-Q1：EN 引脚的泄漏电流

admin
Guru**** 2330830 points
Other Parts Discussed in Thread: LP8860-Q1
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/598729/lp8860-q1-leakage-current-of-en-pin

器件型号：LP8860-Q1

你(们)好

我们的客户正在评估 LP8860-Q1。 当下拉电阻器连接到 EN 引脚时、它们会发现 EN 引脚的一些泄漏电流。

(大约为130uA。)

在其配置中、VDDIO/EN 引脚通过下拉电阻器接地、还连接到 MCU (连接到 GPIO 引脚以通过使能信号进行控制)。  

在由启动的 MCU 进行控制之前、他们希望禁用 LP8860。 这就是它们将下拉电阻器(10kohm)连接到 EN 引脚的原因。

但是、EN 引脚的电压超过阈值电压的泄漏电流、LP8860在由 MCU 控制之前运行。  

我们应该将下拉电阻器的值设置多少？  

此致、

本志本

  • 0
    TI__Guru**** 2330830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Koji-San、

    我们的工程师一直到星期二才上班、然后回复、只是为了澄清、130uA 流过10k 电阻器并超过 EN 引脚的阈值吗？ 您有连接图吗？ 谢谢、

    此致、

    John Parry

  • 0
    TI__Guru**** 2330830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、John-San、

    感谢您的支持。

    这是连接图。

    即使移除了 MCU、也会有相同的泄漏电流通过下拉电阻器。

    我们需要如何设置下拉电阻器。

    此致、

    本志本

  • 0
    TI__Guru**** 2330830 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    哈玛本-圣、您好！

    我认为 LP8860的 FAULT 引脚上拉至 VDD、而不是 EN/VDDIO。

    LP8860具有内部 ESD 结构、可在 FAULT 和 EN/VDDIO 之间形成体二极管、因此、如果 FAULT 引脚上拉至 VDD、当 VDD 变为高电平时、EN/VDDIO 将被拉高、具体取决于上拉电阻。 如果您无法将故障上拉更改为 PCB 上的 EN/VDDIO、则需要使用较小的下拉电阻器值来降低 EN/VDDIO 电平、即使泄漏电流较高也是如此。 3.3k 欧姆 电阻将导致~200uA 的泄漏、但它将足够低、使 EN/VDDIO 处于低电平。

    如果您有其他问题、请给我发送电子邮件。 sungho.yoon@ti.com

    谢谢、