您好!
关于 TPS53014的死区时间(如下)、我的客户提出了一个问题。
他们将使用的外部 FET 的导通/关断延迟时间如下。
(问题)
FET 导通/关断延迟时间、
如果这些时间超过死区时间,则2个 FET (高/低侧)可能同时变为“导通”。
因此、FET 可能会被击穿电流破坏。
当选择外部 FET 时、它们应考虑导通/关断延迟时间。
(这些需要的时间小于死区时间。)
我的理解是正确的?
您能否提供有关选择外部 FET 的建议或意见?
此致、
Tao2199