[参考译文] TPS53014：死区时间和 FET 接通/关断延迟时间

admin

Other Parts Discussed in Thread: TPS53014

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/627678/tps53014-dead-time-and-fet-turn-on-off-delay-time

器件型号：TPS53014

您好！

关于 TPS53014的死区时间(如下)、我的客户提出了一个问题。

他们将使用的外部 FET 的导通/关断延迟时间如下。

(问题)

FET 导通/关断延迟时间、

如果这些时间超过死区时间，则2个 FET (高/低侧)可能同时变为“导通”。

因此、FET 可能会被击穿电流破坏。

当选择外部 FET 时、它们应考虑导通/关断延迟时间。

(这些需要的时间小于死区时间。)

我的理解是正确的？

您能否提供有关选择外部 FET 的建议或意见？

此致、

Tao2199

7 年多前

0 admin 7 年多前

TI__Guru**** 2338860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

陶

对于 FET 选择、我不会担心这一点。该控制器具有内置的死区时间延迟。 FET 延迟会增加、因此实际上、如果您选择导通延迟更长的 FET、则死区时间会更长、效率会更低。主要根据您的电流需求和效率调整 FET 的尺寸。 FET 的驱动电压为5V、因此在栅极电压低于5V 的情况下具有低 Rdson 的 FET 或逻辑电平 FET 可提供最佳效率。

此致、

Mathew

0 admin 7 年多前

TI__Guru**** 2338860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mathew、您好！

感谢你的答复。

我知道 FET 延迟会增加死区时间。

我还有另外两个问题。

(问题)

(1)死区时间有哪一侧？ (高侧还是低侧？)

(2)如果 FET 关断延迟时间超过总延迟时间(死区时间+ FET 导通延迟)、

我想2个 FET (高/低侧)可能同时变为“导通”。

(请参阅下面的(案例1和案例2)。)

我认为 FET 关断延迟时间可能需要小于死区时间。)

请您发表意见或评论吗？

此致、

Tao2199

0 admin 7 年多前

TI__Guru**** 2338860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

陶
1)是的，死区时间同时用于两者(低->高->低)
2)是通常情况下、控制器上拉电流和下拉电流很强、以确保 FET 上升和下降时间比死区时间更快。您可以通过 i=CDV/dt 计算此值、其中 I =上拉或下拉电流、C =FET 栅极电容、dv=栅极电压中的摆幅、dt 为时间、您求解 dt。如果您选择具有弱驱动电流的极高电容 FET、是的、您可能会遇到您描述的问题。

此致、
Mathew

0 admin 7 年多前

TI__Guru**** 2338860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Mathew、您好！

感谢你的答复。

我已将您的意见通知我的客户。

他们提出一个问题。

･您是否有最大/最小死区时间数据？

但根据数据表、这些数据由设计确保。

是否可以查看这些数据？

此致、

Tao2199

0 admin 7 年多前

TI__Guru**** 2338860 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

通常、如果数据表显示"由设计确保"、这意味着我们没有要共享的特性数据。

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TPS53014：死区时间和 FET 接通/关断延迟时间