[参考译文] UCC27714：电路设计

您好 CT、

感谢您关注 UCC27714、我为该器件提供支持、并将努力解答您的问题。

对于第一个问题：需要考虑的因素之一是使用 Qg 计算的栅极驱动功率、即 MOSFET 的总栅极电荷。 这包括客户服务和客户服务。 此外、开关频率和栅极电阻值对于确定驱动器中的功率耗散也很重要。

请参阅 UCC27712数据表的8.2.2节、其中提供了有关计算栅极驱动器功率耗散的指导、包括栅极电阻器值的影响。

您能否确认10nF 是一个 MOSFET 的 Ciss 还是全部4个 MOSFET 的 Ciss？ 这将产生很大的影响。

假设10nF 是总有效栅极电容(所有 MOSFET 的)、HO 和 LO 的驱动器容性负载相同、总栅极驱动功率损耗为：

Pq1、Q2=2 x VDD x VDD x Ciss x Fsw。 对于300kHz、这将是864mW。  对于10kHz、这将是28.8mW、因此开关频率是一个重要的考虑因素。  静态电流和电平转换器也会产生功耗、但在大多数应用中、栅极驱动功率耗散将主导损耗。 数据表详细设计过程中也会说明额外的损耗。 如果有栅极电阻器、则功率将在栅极电阻器和驱动器之间分摊。

对于上升和下降时间：如果每个 FET 的总有效电容为10nF、那么您提到的110ns 数字对于总上升时间是正确的。 在这里、我还建议您从 MOSFET 数据表中确定 Qg、总栅极电荷、并将其转换为总有效电容。 此外、FET 可能在电压低于11V 的情况下处于低 Rdson、这可从 Rdson 与 Vgs 曲线中得到确认。

例如：FET Qg 在10V 时为100nC、这是10nF 的总有效电容、Rdson 曲线平坦> 8V。 在这种情况下、上升时间将为~80ns、直到 FET 能够导通。

对于问题3，需要了解 FET 栅极总电荷、开关频率和 VDD。 请参阅 UCC27712数据表第8.2.2.2节的公式1和2。

对于问题4：典型的预期 Rboot 范围为2.2至10欧姆、但有关选择值的详细信息、请参阅 UCC27712数据表的第8.2.2.4节。

通过选择帖子上的绿色按钮、让我们知道这是否解答了您的问题。

此致、

Richard Herring

您好 C.T.
对于问题1：我更喜欢使用 UCC27712数据表中显示的方法、该数据表稍后发布、因为您可以指定 MOSFET 栅极电荷充电产生的压降量。 这两种方法都可行、并且基于 HB 电容器对 MOSFET 充电时的压降。 UCC27714建议的方法将导致10倍比率指定的 HB 电压下降10%、即在这种情况下为1.14V。

对于问题2：公式中使用的 Δ Vboot 是0.5V、这是一个特定的目标压降。 下降百分比取决于 VDD 电压和自举二极管 VF 压降确定的 VHB 电平。 请记住、大多数 MOSFET Qg 数指定为10V Vgs、但即使应用中的 Vgs 略有不同、这仍将为 Cboot 提供良好的估算值。

对于问题3：如果10nF 用于一个 MOSFET、则与10nF x 4 MOSFET 的情况相比、栅极驱动损耗将为4倍。 我建议使用 MOSFET 的 Qg 规格来计算栅极驱动损耗和栅极电阻。

对于问题4：每个驱动器中的栅极驱动功率耗散将由总栅极电荷、工作频率和方程式中的2x 因子决定、这两个驱动器通道对应于驱动器中的两个驱动器通道。 如果您有一个全桥、我假设有两个驱动器、则每个驱动器的功率耗散与详细设计流程中所述的相同、但您将有两个驱动器具有这些栅极驱动损耗。

问题5：是的、在本例中、我假设每个 MOSFET 具有1A 的驱动能力、正如您在原始示例中所拥有的那样、并且4A 栅极驱动器能力共享到4个并联 MOSFET 中。

问题6：有关驱动器可容纳多少个 MOSFET 以及建议的驱动电流的一般问题。 这对于应用非常具体、我们的建议仍在突出显示的领域中。 第一个考虑因素是驱动器中的功率耗散、因为您需要确定是否存在任何热问题、功率耗散在很大程度上取决于转换器工作频率、而不是很大程度上取决于驱动器栅极驱动电流。 应查看热指标表中显示的驱动器功率耗散和驱动器热阻。 第二个、正如您所问的、是栅极驱动电流以及由此产生的开关上升和下降时间。 相对于占空比、对延迟时间的影响同样取决于开关频率。 对于低频应用、上升和下降时间不是很关键、在更高的开关频率下、这更是需要考虑的问题。 控制器将补偿正常运行期间器件开关的延迟、但需要考虑短路情况下的延迟时间(峰值电流限制)。 如果在高频下运行、可能需要考虑 Vgs 下降时间的关断延迟时间。

希望这有助于回答您的问题、请在主题中确认。
此致、
Richard Herring