[参考译文] TPS65217：断电序列

Kuramochi-San、

客户是否有断电序列的屏幕截图？ Linux shutdown -h now 命令是否会关闭5V 电源？ 如果确实如此、TPS65217可能会在器件能够完成其已编程的断电序列之前达到其数字复位。 请告诉我客户是否可以提供屏幕截图、或者是否禁用了5V 电源。 如果有任何问题、也请告诉我。 谢谢！

此致、

Paul Kundmueller

Paul-san、

是的、TPS65217的5V 输出被 SHUTDOWN -h NOW 命令关断。  数字复位是否由寄存器设置控制？ TPS65217的 nRESET 引脚未连接。

下面是断电顺序的屏幕截图：

e2e.ti.com/.../TPS65217-down-sequence.xlsx

此致、

Kuramochi

大家好、

只需添加一些更多信息。  

我们通过在 SYS_5V 电源轨上添加一些电容器来进行一些测试、以便在稳压器完成关断时为其供电。  我们能够获得以下序列。

[DCDC2 - VDD_MPU；DCDC3 - VDD_CORE]-->[3.3V_LDO2；3.3V_LDO4；1.8V_LDO3]-->[DCDC1 - VDDS_DDR]-->[1.8V_LDO1 - VDDS_RTC]

现在、与 TPS65217数据表中的内容相比、这一状态仍然关闭。  DCDC1 - VDDS_DDR 应在3.3V 和1.8V LDO 之前关断。 但是、如果这样做会损坏其供电的 SoC、对我们来说有什么重要意义呢？

我们将 PMIC 连接到 AM3352 SoC、其方式与 BeagleBone Black 类似。  在断电序列方面、我们应该注意什么？  

谢谢、此致、

Jesse

尊敬的 Paul：

感谢您的回答。  如何使 PWR_EN 引脚本身无效？ 我认为这只能由使用 shutdown 命令的 ALARM2事件触发。 我对 将 引脚实际拉至接地有点怀疑。

谢谢、

Jesse

大家好、Paul、

我借此机会在处理器中禁用了 PMIC_POWER_EN 功能(PWR_EN 始终为高电平)、并将 PWR_EN 引脚物理上拉至低电平。  我们得到了以下序列：

[DCDC2 - VDD_MPU；DCDC3 - VDD_CORE]->[3.3V_LDO2]->[1.8V_LDO3；DCDC1 - VDDS_DDR]

这次1.8V_LDO1 (VDDS_RTC)没有关闭。  3.3V_LDO4仅降至 2.3V 左右。 这表明 PMIC 处于等待 PWR_EN 状态(LDO4行为除外)。

但是、我注意到 、整个系统在 PWR_EN 引脚为低电平时关闭、并在释放时再次启动。 在我们的原始波形中、PWR_EN 引脚将具有10ms 的高脉冲、就像 SYS_5V 下降一样。 我想知道、这是否是可以切断关断序列的"数字复位"的来源、并且 在大多数情况下、在大约1秒后重新启动系统？

此致、

Jesse

更多信息：

我们还对 BAT 和 USB 输入引脚进行了限定、怀疑正在触发唤醒条件。 我们 看到、即使没有连接电池、电池输入引脚上也有电压。 这是否意味着电池充电器已开启？

注意：与原理图相反、我们已将 USB 输入引脚直接接地。

谢谢！  

大家好、希望我能得到一些帮助。

添加一些更多信息。

关断时、PMIC 似乎检测 到唤醒条件。  特别是在交流输入端、即使该输入从未被移除。 当我们调用 shutdown 命令时，PMIC 将关闭(包括 SYS_5V) 1秒 ，然后重新启动。 重启后、我们在中断寄存器(0x02)上读取0x02、以表示交流电源状态发生变化。 这可能会导致关闭顺序不正确以及1秒后意外重新启动

(注意：通过120k Ω 电阻器将 nINT 上拉至 LDO4)

(注意：nWAKEUP 由4.7K 欧姆电阻上拉至 LDO1)

不过、通过对交流输入进行范围界定、我们可以看到没有变化、但只有恒定的5V 电压。 这会导致我们怀疑 BAT 输入在关断期间与交流检测不一致(上述 POST 中的示波器图像)。 我们尝试使用1k 欧姆电阻器(下面的示波器图像)下拉 BAT 输入 、以减少意外重启的发生、但问题仍然存在。

(注：USB 输入连接到 GND；在本屏幕截图中 BAT 输入被拉低**)

谢谢、

Jesse

您好 Jesse、

当您取消 PWR_EN 置位时、SYS 电压不应下降。 您是否正在使用最新的 SDK？ 当执行'shutdown -h now'命令时、它会向 PMIC 发送什么信息？ 当‘s“hutdown–h now”命令时，您是否知道 OFF 位是否设置为1？ 如果是这样，您是否可以尝试手动将其写入‘0’，以查看您是否仍然可以看到 SYS 电压下降。 我认为，通过将 OFF 位置为‘0’，会导致不正确的断电顺序。

对于 AM335x 定序、断电的唯一主要问题是1.8V 模拟电源轨和3.3V 模拟电源轨之间的电压差绝不会超过2V (请参阅下面的注释)。 只要不违反此要求、就不会出现断电时序问题。 但是、我想继续对此进行更多调查、以便我们能够了解为什么您的电路板上会发生这种情况。 如果有任何问题、请告诉我。 谢谢！

摘自 AM335x 数据表

摘自 TPS65217数据表。

此致、

Paul Kundmueller

您好 Jesse、

很抱歉想澄清。 我认为，通过将 OFF 位置为 “1”，会导致不正确 的断电序列。  我认为、如果 OFF 位设置为"0"并且 PWR_EN 位取消置位、则断电排序不应出现问题。

此致、

Paul Kundmueller

尊敬的 Paul：

我感谢你的帮助。

我将与我们的软件团队确认在关断例程期间向 PMIC 发送的内容、因为我无法访问源代码。  我有点困惑、我们是否希望关闭位设置为1、然后 取消 PWR_EN 的置位以进入关闭状态？ 根据数据表、将 OFF 位保持为0、然后将 PWR_EN 置为低电平将使 PMIC 进入睡眠状态。

但是，我想我已经在2月10日给你的回复中做了这个测试。  检查 PMIC 寄存器0x0A 我正在读取0x08、OFF 位= 0。 然后、我物理上将 PWR_EN 引脚拉至低电平、并得到以下序列：

[DCDC2 - VDD_MPU；DCDC3 - VDD_CORE]->[3.3V_LDO2]->[1.8V_LDO3；DCDC1 - VDDS_DDR]

SYS_5V 不会下降、这次1.8V_LDO1 (VDDS_RTC)未关断。  3.3V_LDO4仅降至 2.3V 左右。 (睡眠 状态、LDO4除外？)

出于好奇、今天我将 PMIC 寄存器0x0A 设置为0x88、OFF 位= 1。 然后拉低 PWR_EN 并在 SYS_5V 上看到这一点、同时 PWR_EN 保持低电平：

我将在该状态下执行关断序列。

谢谢、

Jesse

我真的很担心 nINT 上看到的中断、如上面的示波器屏幕截图所示。 在意外重启后读取中断寄存器、我们看到0x02或交流状态发生变化。 如果示波器上的交流输入始终为5V、这可能是什么原因？
 
今天刚刚意识到、我们的交流输入电压轨也连接到 USB1 VBUS 和 USB0 VBUS (通过开关 IC)。 注意到有关 BeagleBone 的随机复位问题的其他主题、我移除了进入 SoC USB0和 USB1 VBUS 的短路电阻器、但仍然有相同的症状。 我认为这可能是 nINT 中断的源。

我们最近使用 SEQ 6寄存器的 SEQDWN 位测试了系统关闭。 现在、我们能够在关断序列期间使 SYS_5V 保持开启状态。

我们执行了以下步骤：

1、将状态寄存器关闭位设为1。 (在 SEQDWN 位被置为有效时进入关断状态)(寄存器：0x0A 值：0x80)

将 SQDWN 位置为有效以触发断电序列。 (寄存器：0x1E 值：0x02)

我们仅对 LDO4和 LDO1进行了范围划分、但似乎遵循了断电序列。  但是、有几个问题：

1、为什么 LDO4 (3.3V)仅下降到2.5V 左右而不是0V？

2.为什么 LDO1不会与 SYS_5V 同时下降？ (LDO1在默认选通15上设置为与 SYS_5V 一同降压)

3.  在 SYS_5V 下降大约1秒后、我们仍然意外重启的原因可能是什么？

[引用 USER="Paul Kundmueller"]当您取消 PWR_EN 的置位时，SYS 电压不应下降。

这是不正确的。 当 OFF 位置位时、  在断电序列开始时、同时 PGOOD 被置位、TPS65217无条件地将电源路径切换为电池电源、即使没有电池也是如此。 这会导致 BAT 变为等于 SYS 电压(也已经观察到)、并且从这一刻起、在整个定序断电期间、系统完全在 SYS 上的电容器上运行。

[引用用户="Paul Kundmueller"]我认为如果 OFF 位设置为"0"并且 PWR_EN 位取消置位、则断电排序不会出现问题。

这会导致系统进入仅 RTC 模式、TI 对此模式进行了降级。

[引用用户="Jesse Caparangca"]为什么 LDO4 (3.3V)仅下降到2.5V 左右而不是0V？[/引用]

从某个位置进入 LDO4的严重泄漏路径？ 例如、BeagleBone Black 存在此类问题(单击以缩放)：

3V3A 为 LDO4、3V3B 由通过3V3A 启用的独立 LDO 提供。 所发生的情况是、在3V3A 下降到足够低的水平以禁用单独的 LDO 之前、足够的电流开始从3V3B 流入3V3A、以防止下降到足够低的水平以断开 LDO。 幸运的是、由于 LDO 由折叠的 SYS 供电、到1.8V 电源关闭时、3.3V 电源已经足够低、以防止损坏。

您可能需要检查原理图中的类似结构。

如果您想知道、3V3A 在1.4V 左右时暂时趋于稳定、直到选通15为止、这是由于 VDDS 漏电至 VDDHV 所致。 我在一段时间前发布了一些分析(在本论坛中、但它被移动了) 、即 TPS65217 VDDS 泄漏电流。 之后我发现了 AM57xx 勘误表中提到的同一问题:-)

[引用 USER="Jesse Caparangca">为什么 LDO1不会与 SYS_5V 下降相同的时间？ (LDO1在默认选通15上设置为与 SYS_5V 一同降压)[/QUERP]

我只是注意到了您的时间刻度... 问题不是 LDO1、而是 SYS_5V。 整个定序关断通常在10ms 内完成。 在我看来、SEQDOWN 从不会导致 SYS 被禁用、它只会导致禁用、因为最终在 TPS65217中触发了一个复位、从而使其断电、等待1秒、上电。

介于 LDO4为2.5V 但1.8V 电源关闭之间的情况是一种非常不健康的情况、严重违反了绝对最大额定值！  我建议您至少避免使用 SEQDOWN、直到您发现什么正在向 LDO4供电的电源轨注入电流。

您好、Matthijs、

非常感谢您提供的有用信息。

这回答了我关于 SYS 和 BAT 行为的问题。  我们的电路的接线方式与 BBB 类似、不同之处在于3V3B 由 DCDC 转换器提供、由3V3A 启用、并由 SYS 提供。 我猜漏电是以类似的方式发生的、但 由于 SYS 在 SEQDWN 关断期间不会下降、因此可能会持续泄漏到3V3A 中。 目前我们将完全避免使用这种方法。 自从看到 LDO4和 LDO1之间的电压差大于2V 以来、我一直担心处理器。

话虽如此、我们的常规关断例程(ALARM2将 PMIC_EN 置为有效)仍会使我们在调用关断例程时出现间歇性重启的相同问题。  在本例中、由于 SYS 电压下降、LDO4安全地下降至0V。  导致此复位的原因可能是什么？

我们已经看到 PMIC 的 PB_IN 和 nRESET 引脚上的电压轻微下降、即使我们将这些引脚悬空。  我已尝试将其上拉至交流输入电压以防止压降、但仍会得到相同的复位。

nRESET 上的行为相同、在复位持续时间内、5V 降至约3.8V。

我们唯一怀疑复位条件的另一个原因是 PMIC_EN 引脚会随着 SYS 的下降而上升。

但无论重新启动还是正常关机、都会发生这种情况。

我们还有其他观察结果、PMIC nINT 引脚会在 SYS 下降时发送中断。 当我们在意外重新启动后读取中断寄存 器时、会显示交流状态发生了变化。 因此、我们探测了交流输入。  我们会得到一些200-400mV 的噪声短路纹波、但使用电容器抑制它们、以仍然意外重启。 数据表指出、在进行移除检测之前、交流输入必须降至3.5V (UVLO+offset)、而在检测阈值时、交流输入必须升至4.3V。 我们认为这可能是因为 BAT 电压瞬间 上升至大于3.5V、因此更改了交流检测阈值、并使 PMIC 混淆以为存在唤醒条件、但由于该行为是正常的并且发生在 BBB 上、我们可能需要在其他地方考虑。  

也许您对我们还可以在哪里查看有什么建议？ 这一问题已经困扰了我们一段时间。

我们感谢所有的帮助。

非常感谢、致以诚挚的问候、

Jesse