大家好、
请帮助检查原理图、谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
尊敬的 Kevin:
我们的大多数团队现在都不在办公室、当他们返回时、他们将能够做出更好的回应。 我自己看了一下您的原理图、并发表了一些意见:
-移除 C28、它被 C33取代。 只要电池组出现短路瞬态、使电容直接连接到 VSS 有助于避免 VC1引脚在 VSS 以下尖峰。
- R55和 R56 100 Ω 电阻器应位于感应电阻器(我认为是 R53和 R54)与 SRP/SRN 引脚之间。 在您的情况下、电池组电流需要流经 R55/R56才能到达感应电阻器。
-如果使用内部18k 上拉电阻(如果使用内部180k 上拉电阻、则热敏电阻(C22/C23/C25/C14/C15/C17)上的电容最大应为4nF (如果使用内部180k 上拉电阻、则最大为400pF)。
C30应为22nF
- Q6和 Q9的源没有连接到 PACK+、这是设计的吗?
-当您有并联 FET (例如 Q4/Q7/Q8)时,CHG 驱动器的电阻通常较大(5.1k),然后在该分离点和每个 FET 栅极之间进行分离并具有较小的电阻(例如200欧姆)。
- Q1电路的用途是什么? 通常情况下、BQ76952 BAT 引脚通过二极管/R/C 从 C16偏置、因此它始终保持功率。 该器件可进入深度睡眠或关断模式、以便在需要低电流时减小其电源电流、但通常情况下、BAT 引脚不会像您设置的那样与电池组电压断开连接。 我不清楚 P+节点是什么、它是在哪里生成的、或者它将是什么电压。
-您可以考虑在所有4个 SPI 引脚和连接器之间添加0欧姆电阻器。 这些值稍后可以增加、以增加 ESD 稳健性。
谢谢、
Terry