[参考译文] TPS659037：关于电源序列

您好、GK、

如果系统在5V 电源上具有5V 电源和3A 电流、则需要1.3mF 的电容来将其保持1ms -实际上、TPS6590378的断电序列为1.6ms、因此根据计算得出的实际电容为2mF。  这是最坏情况下的数字。  支持这一功能的唯一方法是增加电容或降低负载电流。

实际上、在 POWERHOLD 信号设置为低电平以关闭 PMIC 后、断电序列开始执行、负载电流应开始减小。  在100us 内、RESET_OUT、LDO1、LDO2、LDOUSB、 和 REGEN1 (VDDSHVx)将全部禁用。  因此、这可能是您在计算输入电源的放电时间时应使用的电流。

500us 后、所有内核电源(SMPS12、SMPS3、SMPS45、SMPS6和 LDO9)都将被禁用。  这将进一步降低电流。

然后是1000us、剩余的电源轨将被禁用。  此时、电压无关紧要、因为所有输出都关闭。

因此、假设 POWERHOLD 在 t=0时变为低电平、您可以通过3个步骤计算输入端的电压：

1. 从 t=0us 到 t=100us、您将获得满负载电流
2. 从 t=100us 到 t=600us、当处理器处于复位状态时、负载电流会更低、并且 LDO1/2/USB 和 VDDSHVx 会被禁用
3. 从 t=600us 到 t=1600us、在禁用内核电压轨的情况下、您将具有更低的负载电流

根据此电流曲线、您应该能够确定最小电容、以便在 t=1600us 时使 VCC > 2.75V。

或者、如果您仍有太多的负载电流、则需要考虑降低负载电流。  例如、当系统知道电源正在下降时、处理器可能会降低频率或禁用 I/O 等

此致、
Karl

您好、Karl-San

我理解您的描述。

不过、我还有一些问题。

问题1：您能否告诉您在以下每种情况下的预测电流？

  a、从 t=0us 到 t=100us、您将获得满负载电流

  b、从 t=100us 到 t=600us、当处理器处于复位状态时、负载电流会更低、并且 LDO1/2/USB 和 VDDSHVx 会被禁用

  C、从 t=600us 到 t=1600us、在禁用内核电压轨的情况下、您将具有更低的负载电流

   是否有一般指标？

问题2：如果客户设计如下，他们应该如何考虑关断时的电容器？

  在此设计中、PMIC 可提供3.3V 和5V 电压。

  参考设计是"图1。 《处理器与 TPS6590378ZWSR"的连接》、位于用户指南(SLIU011E)中。

Q3：在将电源保持信号输入 PMIC 后，在无法访问连接到 GPMC 的器件(NAND 来自)之前，最短的时间是什么？

Q4：当电源意外断开时，是否有强制降低 AM5726功耗的方法？

  我们的客户希望了解降低电容器值的方法。

  例如、强制降低 AM 5726等工作频率的方法

此致、

Gk110

您好、GK、

问题1：您能否告诉您在以下每种情况下的预测电流？

[Karl]这取决于最终应用。  我认为有一种工具可以根据处理器使用情况估算功耗、但您可能需要从 Sitara 团队获取该工具。

问题2：如果客户设计如下，他们应该如何考虑关断时的电容器？

[Karl]主要问题是 VCC1电源。  该电压需要保持在2.75V 以上、直至序列中的最后一步。  因此、该电源轨应该具有更大的电容、因为它还将具有更大的流经 SMPS 的负载电流。

Q3：在将电源保持信号输入 PMIC 后，在无法访问连接到 GPMC 的器件(NAND 来自)之前，最短的时间是什么？

[Karl]您是说在 POWERHOLD 变低之后吗？  POWERHOLD 变为低电平后、I2C 立即无法访问 PMIC。  任何 I2C 通信都必须在 POWERHOLD 设置为低电平之前发生。

Q4：当电源意外断开时，是否有强制降低 AM5726功耗的方法？

[Karl]对于 Sitara 团队来说、这可能是一个更好的问题、但我认为最有可能降低处理器时钟频率并减少 I/O 通信。

此致、
Karl

您好、Karl、

感谢你的答复。

这可能会令人困惑、我想确认一下。

--

(1)您所附的 URL 是有关 TPS65917-Q1的信息、您的答案与 TPS6590378相同。

(2)客户想知道哪些引脚和寄存器可以生成 OFF2ACT、以防万一。

他认为 PWRON 和 PWRDOWN、对吗？

他想知道是否还有其他方法。

--

感谢您的帮助。

此致、

新一