[参考译文] TLV733P：高 K 布局是什么意思？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/655503/tlv733p-what-does-high-k-layout-mean

器件型号：TLV733P

您好！

从数据表中可以看出、高 K 布局意味着什么？

请告诉我、对于 TLV73318PDBVR 、25摄氏度的 DBV 封装对应的 PD 是什么？

7 年多前

0 admin 7 年多前

TI__Guru**** 2386620 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好，

高 K 表示 JEDEC 高 k (2s2p)电路板、如 JESD 51-7中定义。

使用公式 Tj = Ta + PD * Rθja 生成曲线。重新排列此公式以计算最高环境温度、我们得到 TAmax = Tjmax - Pdmax * Rθja。在热性能信息表 Rθja 中、我们看到 TLV733的 DBV 封装为228.4 C/W 在"建议运行条件"表中、我们发现 Tjmax 为125C。

插入数据表中的信息和您请求的25C 环境温度(25 C = 125 C - Pdmax * 228.4 C/W)、我们会发现 TLV733在您的条件下可处理的最大功耗为~437mW。

请注意、您可以使用 PD =(Vin - Vout)* Iout 计算应用的功率耗散。只要您的应用功耗保持在437mW 以下、您的应用就应保持在25 C 的环境温度下的工作温度范围内

非常尊重、
Ryan

电源管理（参考译文帖）

电源管理（参考译文帖）(Read Only)

[参考译文] TLV733P：高 K 布局是什么意思？