[参考译文] UCD3138A：逐周期电流限制

尊敬的 Andy：

CBC 电流限制与 CBC 故障不同。
CBC 故障意味着在几个或几个 CBC 电流限制事件之后、锁存并看起来像 FAULT_AB 那样具有延迟(CBC_MAX_COUNT)。
只需移除 Dpwm1Regs.DPWMFLTCTRL.bit.CBC_FAULT_EN = 1、您就会看到预期的 CBC 电流限制功能。

此致、

您好 Yitzhak、

非常感谢您的快速响应。 我测试了 Dpwm1Regs.DPWMFLTCLL.bit.CBC_FAULT_EN = 0、但遗憾的是、CBC 电流限制不能按预期工作！

DPWM1-A 将为电感器充电、DPWM1-B 将用作"理想二极管"。 通过设置 Dpwm1Regs.DPWMFLTCLL.bit.CBC_FAULT_EN = 0、DPWM1-B 将在 DPWM 周期的剩余时间内处于高电平、并且不会被中断。 这会导致高电流、而输入交流电压较低、电容器负载(实际上！) 140 V

Dpwm1Regs.DPWMFLTCTRL.bit.CBC_FAULT_EN = 1 (DPWM1-A 将被中断)：

Dpwm1Regs.DPWMFLTCTRL.bit.CBC_FAULT_EN = 0 (DPWM1-A 将不会被中断)：

我出了什么问题？

此致、

Andy

您处于哪种 DPWM 模式？

正常模式(A -> D、B ->(1-D))

或

多模式    (A -> D、B -> D)

如果您处于正常模式，CBC 仅截断 A，B 实际上会变得更宽，以遵循(1-D)关系。 因此、您不能期望 CBC 截断 B

在多模式下、CBC 将根据  与 A 或 B 脉冲相比发生的时间来潜在截断 A 或 B 脉冲。

目前、我处于正常模式、具体方法是根据输入电压的极性在 INTRA_MUX 中设置"交叉"。

下面是我的电路图：

是否有另一种方法在零电流检测时中断两个 DPWM1通道、仅在一个 DPWM1周期内中断？ "理想二极管仿真"是什么？

在此应用中、正常模式是否不是最佳 DPWM 模式？ 应改用哪种模式？

编辑：

我今天已经在多模式下进行了一些测试。 如何确保 DPWM-A 和 DPWM-B 不会同时处于高电平？ 有时我看到两个通道都处于高电平！ 如何配置 CBC、仅在 DPWM 周期的剩余时间内禁用 ZCD 上的 DPWM 输出？

此致、

Andy

尊敬的 Andy：

多模式不能满足您的要求。
如果您有备用 DPWM、我想我们可以尝试通过以下配置实现您所需的内容：

1)我们可以将另一个 DPWM (例如 DPWM1)设置 为占 空比接近100%的开环正常模式、因此 DPWM1A 输出非常宽。

2) 2)连接 CBC 信号、使 DPWM1A 的下降沿被 CBC 截断。

3) 3)现在，我们可以使用 Edge_Gen 构建新的波形。 上升沿是 DPWM0B 的上升沿、下降沿是 DPWM1A 的下降沿。

4) 4)对于多路复用器、我们可以使该波形从 DPWM0B 引脚输出。

我没有测试过这个、但看起来值得一试。 请阅读手册中有关 EdgeGen 的内容。

此致、

您好 Yitzhak、

非常感谢您的响应和帮助。 我们的设计是图腾柱 PFC、基于 TI 文献编号 SLUP327和 SLUP328 (经过一些修改)。 (今天我已经看到、您是作者之一！) 因此、如果当前设计中的 ZCD 无法正常工作、我想知道您是如何解决这一问题的。

该应用中是否可能不需要 ZCD？ 在我看来、其中一个 FET 充当电感器的电荷泵、而下一个 FET 将几乎毫无损耗地输送能量。 但是、当电感器电压低于电容器电压时、负电流将会损坏该 FET。 因此、要在 ZCD 之后关闭该 FET、应该需要。

您是否在 TTP-PFC 中找到了另一种实现方法？

只是想问一下：是否可以获取应用的一些源代码段、看看您是如何修复的？ 我自己编写了完整的固件、但现在我遇到了这种情况(简单？) 问题。 一些代码片段有助于找到解决方案...！

提前感谢、

Andy

这是单相还是交错式应用？
我们当前的项目不应用 ZCD、是 CCM 模式解决方案。

就像您的项目一样、它是一个具有单相输入的 CCM 图腾柱无桥 PFC。 它应该是24V 直流电源的基础。
如果您的应用未应用 ZCD：如何防止 DPWM 周期的放电部分出现负电流？

我们不会阻止负电流。 我们 EVM 中的 FET 似乎不受影响。

好的、这将提出一些新问题...！ 在我的最后一项测试中、当通道 A (正常模式)的占空比非常低且通道 B 具有高1-D 时、我看到相位中出现了高负电流 当输入电压接近过零并且电容器加载到(实际上！)时、情况尤其如此。 140伏。 实际上、我使用 CBC 故障来处理它、但这只是为了保护我的硬件。

SLUP327：

是否有方法使用 IDE 来解决我的问题？

明天我将询问我的一些同事、我如何处理这个问题。 之后我将再次答复。

非常感谢您的帮助！

此致、

Andy

我只是想重新编码已发布的代码、该代码经过100%测试。
其他想法得到了采纳、您可以说服他们。
您仍然可以通过我之前建议的方式实现 ZCD：
------------------------------------------
如果您有备用 DPWM、我想我们可以尝试通过以下配置实现您所需的内容：

1)我们可以将另一个 DPWM (例如 DPWM1)设置为占空比接近100%的开环正常模式、因此 DPWM1A 输出非常宽。

2) 2)连接 CBC 信号、使 DPWM1A 的下降沿被 CBC 截断。

3) 3)现在，我们可以使用 Edge_Gen 构建新的波形。 上升沿是 DPWM0B 的上升沿、下降沿是 DPWM1A 的下降沿。

4) 4)对于多路复用器、我们可以使该波形从 DPWM0B 引脚输出。
--------------------------------------------------
或者、您可以使用 Sync 引脚不仅终止同步 FET 脉冲、还可以缩短整个周期并立即开始新周期。 (转换模式控制)。

此致、

您好 Yitzhak、

昨天、我找到了一种防止 DPWM 第二相出现负电流的替代方法。 因此，我现在有一个临时解决办法。 这些"替代方法"可能不是最终解决方案、但我可以继续让 PFC 运行。 也许稍后我会尝试其他方法(如您的建议！)、当项目阶段处于更稳定的状态时-或者至少当我位于"死胡同里...！

非常感谢您的帮助！

此致、

Andy