This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/612555/ucc27200a-bootstrap-capacitor-value
大家好、团队成员。
请告诉我在使用 UCC27200A 时、使用80ms 周期和50%占空比时、如何计算自举电容器最合适的电容值。
此致、
Hirotsugu、您好！
为了计算自举电容器、我们需要有关设计的更多信息。 我们的大多数栅极驱动器数据表都有计算自举电容器的详细设计过程。
请使用 http://www.ti.com/lit/ds/symlink/lm5109b-q1.pdf 中的详细设计过程8.2.2 来计算自举电容器。 此外、通常情况下、本地 V_DD 旁路电容器应比 C_Boot 的值大10倍。 自举和偏置电容器应采用 XR7电介质的陶瓷电容器。 考虑到电容容差、一旦器件上存在直流偏置电压、额定电压应是最大 V_DD 的两倍、以确保长期可靠性。 此致、 Mateo
您好、Hirotsugu、
感谢您关注适合您设计的 UCC27200A。 我是 TI 的应用工程师、将为您的问题提供支持。
在这样一个低运行频率下、自举偏置电流是确定自举电容器大小的主要考虑因素。 要计算自举电容、请使用以下公式。
Qtotal=Qg +IHB/fsw、对于 UCC27200A、IHB 为0.8mA、因此对于50nC FET、示例 Qtotal=50nC +0.8mA/12.5Hz=64.04uC。
对于 Cboot；Cboot=Qtotal/0.5V (对于引导电容器上的0.5V 纹波)、Cboot=64.4uC/0.5V=128uF、这是一个非常大的引导电容器。
对于此应用、最佳选择是 IHB 电流为0.1mA 的 UCC27210。 这将导致自举电容减小8倍、或16uF。
如果这回答了您的问题、请在 E2E 主题上确认。
Richard Herring
将一个电阻串联到 MOSFET 栅极将减慢 VGS 上升时间、但不 会减少所需的栅极驱动能量、并且 不会降低 HB 到 HS 的泄漏电流。
前面有一个问题、即0.5V 纹波电压是否可以增加到更高的值、例如1.0V。 我们建议 使用0.5V 作为指南、以确保引导电容器在低侧导通期间充满电、并且 引导电容器在 每个开关周期上的充电电流不会过大。
如果占空比确实为50%、并且低侧 FET 在50%的时间内导通、则纹波电压可能会增加、因为将有40ms 的时间为引导电容器充电。
此致
