[参考译文] LM5069：电流限制容差

您好、Karen、

考虑到工艺变化、VCL 阈值电压范围为48.5mV 至61.5mV、但大多数批次 VCL 阈值电压将约为55mV (典型值)、计时器在电流达到55mV (典型值)/Rsense 时开始计数。

您能否分享您的原理图并测试输入电压、栅极、计时器电压和输入电流的波形

此致、
Rakesh

您好、Rakesh、

感谢您的回答。

所附为电路图片。 它是使用 TI 提供的工具进行设计的。 但是、我遇到了一个在600W 下关闭的问题。 我认为这是由于电流限制的容差。 我还针对500W 的最大负载进行了设计。 我已针对25A (600W)的最大负载修改了设计、但现在我担心电流限制范围较大、希望更好地了解这一点。

我还将为您提供您请求的测试波形。  

谢谢、

Karen

您好、Karen、

根据上述测试波形、在负载电流为25A 时触发的电流限制接近设计值= 55mV (典型值)/2m Ω= 27.5A。
我缺少什么吗？

此致、
Rakesh

Rakesh、

是的、但我的问题是根据设计计算器电子表格、电流限制容差介于24.3A 和30.8A 之间。 正如最初所述、我相信这是来自 VCL 阈值容差。 是否有办法从外部缩小此范围？ 浪涌电流限制器或其功能中是否存在此容差？ 例如、对于可能的初级问题、我深表歉意、但如果目标是确保在27A 时关断、则最小值和最大值似乎表示在关断 FET 之前可以运行29A。 这将是无法处理该电流的设计的一个问题。

谢谢、
Karen