This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/737324/lp38690-sns-input-resistance
您好！
LP38690显示了 SNS 输入级使用内部电阻分压器 R1/R2、但未规格电阻值或输入泄漏。 内部电阻 R1+R2有多大、还有其他泄漏规格吗？ 我提出这一要求是因为我的反馈环路更复杂、迫使我在反馈中放置一个串联电阻器、我希望确保外部电阻器明显小于内部 R1 + R2。
谢谢！ 福尔克
谢谢 Ryan。 是的、请查看您是否可以从加利福尼亚团队获得有关 LDO 电阻器网络设计的最小电阻值的响应。
LDO 输出通过 NMOS 开关馈送处理器电源。 我们发现开关会导致50mV 至100mV 的压降。 我们希望使用反馈环路来校正电压。 遗憾的是、我们不能简单地将反馈输入连接到处理器域、因为当开关打开时、FET 之后的电压为0V、LDO 输出将打开至 VIN (6V)、这会导致开关打开期间超出处理器最大电压规格。 因此、我计划在 LDO 输出和反馈输入之间使用二极管、以便在 FET 开关断开时将最大 LDO 输出电压保持在3.3V + VF[二极管]。 当 FET 导通时、处理器电压通过串联电阻器到达反馈输入、以关闭包括开关在内的反馈环路。 该反馈电阻器现在与 LDO 内部电阻分压器串联；反馈电阻器需要至少比 LDO 内部电阻小100倍、以便将 LDO 输出限制在超过目标电压1%以上。 但是、如果串联电阻太低、那么在开关断开时、过多的电流将流经二极管和电阻进入处理器电源。
如果您可以考虑一种更好的方法来解决这个问题、我希望您提出建议。
非常感谢。 福尔克
