主题中讨论的其他器件: SN74LVC2G126、 CSD
您好!
我计划将 CSD95379Q3M 整合到半桥推挽式设计中(初级侧的半桥、无电感器的输出)。 此设计具有固有的 ZVS 行为、可节省功耗。
然而、为了实现 ZVS、它必须在高驱动和低驱动之间具有相当长的死区时间。
要实现此功能、我需要 TI 提供一些数据:
1、5V Vbus 上的开关节点电容(CD_hs+CD_ls)是多少?
2.如何控制死区时间?
到目前为止、我的计划是使用三态通过2个 PWM 信号来触发死区时间、一个用于三态驱动器 OE、另一个用于实际 PWM 信号。 这应该会提供一个3级信号。
另一个问题是 SKIP 引脚。 我希望在不需要时将其悬空、因此我可以在空闲时节省大约122uA 的电流。 但是、是否有有关如何实现超低功耗睡眠模式的指南? 我注意到数据表中说加电期间不要浮动跳过、那么我应该如何浮动它?
我可以使用三态 MCU 引脚来驱动 SKIP 引脚、但在上电时、MCU 引脚全部为三态、因此 SKIP 将悬空。 我只能在 MCU 启动后驱动跳过高电平或低电平、这需要时间。 我应该如何连接该引脚?
很明显、我想要的行为是当我进入睡眠模式时、芯片功耗很低、当我想运行时、芯片进入 FCCM。
谢谢、
B.G.