主题中讨论的其他器件:EMB1412
我的客户的 BMS 使用1499/1428进行主动平衡。 149999的数据表显示了如何通过 CMOS 反相器延迟1499的有源钳位信号、该逆变器随后驱动 EMB1412栅极驱动器。 然后、栅极驱动器通过推荐的电平转换器驱动有源钳位 PMOS。
我的问题是、我客户的电路将 PWM_CLP 信号连接到 CMOS 反相器的输入端... 但它也直接连接到栅极驱动器的输出!?
您的数据表中没有列出该信号的工作范围、只是提到它是一个"逻辑"信号(即不是栅极驱动器)、因此我想它的 IOL/IOH 特性被限制在+/- 50mA。 我对该电路的理解是、当1499想要打开钳位 FET 时、它会将 PWM_CLP 拉低(或尝试)。 但是、由于1412的输出处于高电平、并且额定拉电流为3A (即强上拉电阻)、因此 PWM_CLP 信号似乎无法拉低、并且只有在通过延迟逆变器传播后才能拉低?
换言之、对于300-400ns 的延迟周期、您基本上会使12V 电源通过1412的上拉 FET 和1499的下拉 FET 短路。
噢、反之亦然:当1499想要关闭钳位 FET 时、它会将 PWM_CLP 拉至(或尝试)高电平、但由于1412的输出处于低电平、 额定灌电流为7A (即强下拉电阻)时 、PWM_CLP 信号在通过延迟逆变器传播之前似乎无法拉高。 因此、在300-400ns 的时间内、您基本上会使12V 电源通过1412的下拉 FET 和1499的上拉 FET 短路。
我可以看到的唯一潜在"说明"是数据表中的注释:"延迟网络应为钳位 PFET 的导通转换提供大约300ns 至400ns 的延迟、并为关断转换提供最小的延迟。"
这对我来说似乎是错误的、但我的客户说该电路直接来自 TI 的原始"Cheetah"参考设计。
我缺少什么?
提前感谢。