请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS7A92 您好 TI EE：
当 CFF 为0.01uF 时、对于 TPS7A92 PG 上拉电阻器、10KHz 和20KHz 之间有何差异。谢谢！
此致
Cheney_Sun
您好、Cheney、
PG 上拉电阻器(R1)的选择不受 CFF 的影响。 根据 TPS7A92数据表、建议将上拉电阻器的范围设置为10k 至100k
上拉电阻器的用途是在 PG 为逻辑低电平时限制通过内部下拉 FET 的电流；但是、在考虑通过下拉 FET 的泄漏电流时、应注意选择下拉电阻器、使 VPG 满足预期的逻辑值。 如数据表中所述、当 PG 为逻辑高电平时、通过下拉 FET 的最大泄漏电流为1uA。 这1uA 将导致上拉电阻器上的压降、在选择上拉电阻器时应考虑该压降。
非常尊重、
Ryan
