请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS562200 您好！
我们收到了客户关于 TPS562200的问题。
请帮帮我们。
[问题]
他们希望确保 修订历史记录。 CFF 的句子在修订版 B 中被删除。为什么这一句被删除？ CFF 是否会严重影响 IC？
此致、
tateo
大家好、这方面是否有任何更新？
我们还有另外一个问题。
现在、较大的输出电压纹波发生在他们自己电路板上的轻负载上。 它们的布局类似于 SLVA922中的以下布局。 如应用手册所述、为了使 SW 接近 FB、SW 噪声会严重影响 FB。 因此、我们假设布局会产生较大的输出电压纹波。 但他们不希望因设计日程而更改布局。 因此、他们尝试添加100pF CFF、并且纹波得到改善。
-根据 EVM 的用户指南、建议的最大 CFF 为10pF。 为什么 CFF 限制为10pF？
－如果他们使用100pF CFF，是否有任何关于这种使用的问题？
- SLVA922的布局版本2是否显示了轻负载时的输出电压纹波波形？
-客户状况-
VIN=12V
VOUT=3.3V
Iout=1mA 至1A
L=4.7 μ H
COUT=22uF (16V)*2件
此致、
tateo
