This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/power-management-group/power-management/f/power-management-forum/734324/ucd9090-pmbus-data-clk-trise-requirment
您好！
UCD9090数据表指出、它符合 PMBus 1.1规范。 从标准中提取：
数据表摘录：
实际上、1MHz PMBus 时钟需要120ns -这是拼写错误还是真正的要求？
如果在100kHz 频率下使用总线、120ns 要求是否仍然存在？ 是否有一个建议的上拉电阻器来在400kHz 时实现120ns TR？
谢谢你
实际上图片没有"勾选"...
PMBus 1.1的 TRmax 为300ns TRmax 120ns
是的、这是数据表中的一个拼写错误、它应该是300ns、这符合400kHz 规格。
我们正在研究 DS 以解决此问题。
此致
Yihe
谢谢你。
如果在100kHz 下使用 UCD、则 TR 要求保持在300ns、还是可以根据 SMBus 2.0规范放宽到1000ns？
我们使用1k 上拉电阻器到3.3V 测量系统中的700ns
UCD9090的下拉电流能力是多少？
