[参考译文] UCC27714：HO 与 AMP；LO 重影振铃

HI/LI 之间可能存在一个隐藏的时序问题、通过减少死区延迟时间部分证明了这一点、HO 下冲显著减少！

您所质疑的 LO 的捕获3.5ms (黄色方形)是许多80us 周期的60度 PWM 窗口、其中软件控制的死区延迟在每个新周期/下一个周期之前发生。 这些 HO 下冲脉冲-6V 或更高时不是 UCC 杀手、但在慢速衰减中根本不应产生。 只有快速衰减在同一(黄色方形)区域内产生从接地到 HO 轨的脉冲。

问题是如何停止剩余的 HO 下冲、因为 LO 侧不适用于这个1/2电桥 HO 电感器桥臂(被捕捉)、而是另一个栅极驱动器 HO 桥臂。 LO 是上述大多数捕获的示波器触发源。 HO 下冲脉冲似乎是由 UCC 内部爬电产生的、或者 MCU HI/LI 时序对于 UCC 来说不够清晰。 VDD 引脚具有10uF 至数字接地线迹、公共引脚1uF 至由低侧 NFET 提供的模拟接地平面、从过孔至 PCB 下方的模拟接地平面。 通过其他供应商的栅极驱动器、我们测试了类似的滤波器(HI/LI 100R/200pf)、产生了过多的上升沿滚降。 UCC 上升沿在51R1/2200pf 下似乎正常、但您是否注意到任何 HI 滚降会导致 HO 驱动相对 LO 出现任何问题？

您好、Don、

其他供应商的栅极驱动器在地面上也有一些相同的下冲。 到目前为止、80ns 的死区时间似乎适用于24V、但单个 HO 输出很快就影响了初始80Vdc 测试。 前几个脉冲和一个 HO 输出受损@526ma 拉电流、在80us 快速衰减周期内的1.085A 灌电流、从0%占空比开始、在18700us 换向保持周期内快速增加这些脉冲。

UCC 关于持续生产+/-IGPK 4安培的说法似乎与 HI/LI 占空比控制有关，有着严重的疑问。 奇怪的 HO 驱动过冲电压在 NFET 漏极上发生。 这种振铃可能是由 HO 过度驱动高侧 NFET 所致、似乎它不在完全 MCU 控制之下。 也许 Cboot 的大小必须低于1uf、或者图腾柱偏置在驱动 HO 时过大？

论坛工程师 Derek 未完全回答过去的帖子、即 UCC 增强型米勒平台与其他供应商栅极驱动器的 Cboot 值变化的关系。 给出的 TIDA-00778选择1uf Cboot 值的原因在波形不是 DSP 驱动的正弦波形时可能不会产生良好的结果？ 这难道不是 TI 工程的问题、因为它们增强了米勒平坦区和 HO 驱动性能？ Silicon Labs Cboot 计算器建议使用0.12uf 电容器、而不是1uf、因为我们已经使用过了。

为什么 NFET QG-89NC 和 HO GateR 24R/24R 会影响 HO 驱动器？ 之前在 QG-91NC 中使用了60R/10R、与其他供应商的驱动器(+/- IGPK 350mA/650mA、PW < 10us 接地短路)高达190VDC、目前没有任何这些奇怪的问题。

尽管如此、当 MCU HI/LI 占空比不指示 UCC 驱动 HO 输出时、UCC 似乎出于某种原因。 这就是为什么我们必须增加两倍的 GateR 拉电流/灌电流值、现在为24R/24R。 我们必须将 HO 驱动 IGPK 降低多少才能使其不会影响高侧图腾柱、这是怎么回事？ 在如何计算 Cboot 和 Rgate 方面、并未进行任何补充。 同样、TIDA-00778工程师对具有 QG-275NC 的 IGBT 模块的 UCC27714栅极驱动器进行评估、这不是一种最终分析、因为 UCC 数据表还声称它适用于 NFETS。 TI 实验室如何确定 Cboot 与行业标准栅极驱动器设计相比不属于米勒平坦区分析？ 鉴于米勒平坦区变化、数据表中可能会存在一些与从 Cboot 值导出的 HO 侧图腾柱偏置电流相关的重大影响？

一个有趣的事实是、其他栅极驱动器电路(原型)在 VDD 引脚上没有10uf 或5R1偏置至+15V 电源、以保护栅极驱动器免受 UVLO 的影响。 它通过一个22uF 电容器和100nF 直接耦合+15 VCC 轨、以将每个栅极驱动器 VCC 引脚接地。   UCC 所需的这种异域 UVLO 偏置滤波器回路电容或 COM 引脚旁路电容均不存在。

在+15VDD 电源中检查10MHz 振铃源时、注意到与在 NFET 源上观察到的相同毫伏振铃特征。 相对于为 VDD/COM 引脚选择的电容器、UCC 的内部 UVLO 电路是否会使10MHz 振铃自我影响？

您好 BP101：

我想它可能会、也可能会由于环路中的寄生电感而产生振铃。 您可能需要尝试在10MHz 下放置一个低阻抗电容器、以尝试消除您在该频率下看到的振铃。

提醒您注意几件事。 首先、有效电容随施加的直流电压而下降、因此、在使用直流电压运行时、请确保有足够的电容：

当我说10MHz 时-选择频率为10MHz 的最低阻抗点。 您可以使用多个电容器(具有不同的值、因此最小阻抗频率不同)在更宽的频率范围内获得低阻抗：

您好、Don、

针对 VDD BYPASS @DBOOT 阳极尝试了不同的电容值、但这样做不会影响使 继续10MHz 振铃周期的电压尖峰保持稳定。 振铃还可以，但必须要达到高峰！

HO 振铃频率(10MHz)似乎  被 NFET 放大 、 体二极管(TRR) 在    LO (饱和) 关断时间内没有足够的时间将电感 EMF 缓冲至接地。   

问题的一部分是尝试确定导致 HO 振荡 的原因、其中 LO 侧 NFET 体二极管 无法 缓冲 CCEMF。 LO 可能会阻止 电流接地、 在 HO TRR 期间再次快速导通。 这可能与 LO 侧 NFET  饱和90%和 HO 侧 NFET 慢速电流 衰减 (随机)相关、从而将 电压尖峰驱动到 B+上。

因此、UCC 更快的 HI/LI 上升时间 加上 90ns 传播延迟 似乎 增强 了慢速电流衰减的一个本来就很糟糕的属性。

尊敬的 Derek：

[引用 user ="Derek Payne"]第二个函数表示重新激活另一个导电 MOSFET 时体二极管中仍有多少电流、并且反向恢复尖峰可能非常令人厌烦

尽管 HO 只是在电压尖峰发生 时打开栅极 NFET 源、但这不是二极管 TRR 、直到 HO  在 LO copartner 之前的死区中关闭。 我们看到 的是 在达到米勒平坦状态后、通过过度驱动 NFET 栅极而产生的图腾柱振荡的影响、没有暂停。 同意 HO 压摆率远快 、因此似乎 会在米勒 区域上方引起随机过冲。  因此 、源极可能 会在 HS 上产生过多的孔数、这可视为 振铃效应的幅度增大。  

也许   HO/HS 引脚上的20k 电阻 器无法钳制 进入  HS 引脚的更快的源极耗尽孔、 因为会 使电感 振铃尖峰加剧、从而使 HO 回退。  与 电荷泵浮动电压条件相关的第一个脉冲中的电压幅度不受控制。   数据表或其他 PDF 文档中缺少的信息、 因此我们需要 帮助 确定 UCC 与其他供应商栅极驱动器如何随机 增加 栅极驱动 电流 (在米勒之后)、因为 仅在 HO 导通状态期间才达到开关峰值。 很难想象放置在 HO/HS 上的16.5V 齐纳二极管会 加剧 电感振铃、大多数 HO 环  在 LO 上根本不是很明显。 同样、有些 振铃正常、但为了  在接近 BVRs 时安全运行、HO 在 NFET 源中产生的电压峰值远至高。     与 更慢的 TRR 耦合的较慢栅极驱动器中从未发生过这种情况。

BTW  在发布 的 PDF 下方的链接上、 Infineon OPTIMOS-FD (快速二极管)的 TRR 比  我们之前 的 HEXFET 更慢的 TRR 快20%、 使用   更慢的栅极驱动器产生的源极振铃幅度更小。 我们从未 看到过    使用 本地直流总线电压电容(470uF)和 两   个680uF 并联1360uF 低 ESR 额定1.9A 纹波电压时的开启峰值超过+10V 的漏极电压。  意外 的是、24V 直流 HO 随机产生超过90V 的电压、最后达到第一个振铃脉冲中的50V 开关导通峰值(HO/75R)。 理想情况下、如果 UCC HO/LO 压摆率 过快、我们最好减慢 HI/LI 压摆率？  文档建议提高 HI/LI 压摆率、 或许更快并不总是更好？

当 NFET 源极孔相对于 所选 外部电阻值进入 HS 时、HB/HS 与电流驱动方面的 HO 有何关系？

其他论坛帖子显示了相同的问题、但在另一个讨论中、如何通过加重振铃脉冲来超出 NFET BVRs、使 IAS 成为一个问题。 原本以为 尖峰 是 IAS 事件的结果、但根据后来的 Infineon PDF、 平顶 特征 BVRs、尖峰顶部不是平坦 的、而是在早期 PDF 技术简介中留下的。  下面捕获的该脉冲将 导致其他后置链接中显示的单脉冲 IAS 事件。  我们采购 的是200VDC NFETS、 排水口仅 为24V 直流(低于24Vdc) 。其他 HEXFETS  通过  较慢的栅极驱动器和较粗糙的三相 PCB 逆变器可实现高达165vdc 的电压。
 
e2e.ti.com/.../699252

最近捕获 的 HO、60ns - 80ns 死区时间 减少 了幻象脉冲、 可能是 PWM 发生器的一部分最小脉冲宽度显示面。

BTW：

[引用 user="Derek Payne">开关节点振铃约为50V、与反向恢复相关。 没有反向恢复的初始脉冲仅具有20V 的振铃[/引述]

请注意、我们的次级脉冲与 TRR 恢复无关、它是下一个80us HO 导通 时间、 并且二极管恢复是相对于  不   高于 HS 的 HS 附近接地发生的、如您的捕获中所示。

我认为、我们在次级脉冲上显示的捕获中的振铃不是 TRR 恢复、因为栅极或 DS 从未关闭、因此在 该时间范围内抵消了 TRR 恢复。   当 DS 接近 VDSS  时、HO NFET 体二极管如何进入反向恢复、从而使其在我们的捕获中反向偏置。 我们捕获中的次级脉冲是 由通过 DS 的电感电流导致 的振铃引起的。  

尊敬的 Derek：

[引用 user="Derek Payne"]请注意，瞬态的 dv/dt 超过150V/ns，并且运行到远远超出驱动器的绝对最大额定值，会导致驱动器输出上缺少脉冲：

请注意、由于 VDS 的整个上升时间不到 几纳秒、因此我们不会遇到这个问题。  

[报价用户="Derek Payne"]开关节点振铃大约为50V，与反向恢复有关

尽管 TRR/Qrr 恢复 发生在栅极关断时间内、低于您/我们的采集数据中所示的 VDS。

 我们似乎看到 并 尝试 降低 (VDS 峰值)对 电感浪涌电流的反应、尤其是  在第二个脉冲、 之后的每隔一个脉冲上。 因此、VDS 快速上升 到电感器饱和点可能会通过 HO 加速 、从而导致电感器中的电流环、例如 、电流导致电感器中的电压。  电感电压振铃 与电 流背后的电子预处理器电压理念相反、示波   器将电压视为浪涌电流的伪影。 这似乎解释  了与较慢的栅极驱动 器一同使用的相同值栅极电阻对减慢流入电感器的浪涌电流有更多影响的原因。  也许 、米勒上方较软的启动周期可以减少 流入电感器的浪涌电流并提高 开关效率。 因此 ，人们认为另一个线程对这一想法更为谨慎。

随附的是 Infineon 提供的出色 PDF、 OPTIMOS-FD NFETS 与 典型 NFETS 相比、我们使用的 TRR/Qrr 得到了改进。

/cfs-file/__key/communityserver-discussions-components-files/196/0218.0820.Infineon_2D00_Power_5F00_MOSFET_5F00_OptiMOS_5F00_FD_5F00_200V_2D00_250V_5F00_hard_5F00_diode_5F00_commutation_2D00_AN_2D00_v01_5F00_00_2D00_EN.pdf

尊敬的 Derek：

[引用 user="Derek Payne">开关节点振铃电压为300V。 下面是400V 总线电压下的完全相同电路：[/QUERP]

我还在   之前的一些 DUT 测试中看到电感振铃集中在二极管恢复中。   上面附加的后续 PDF 中 有关 二极管 Qrr 的详细信息更好。 此外、当 NFET 刚刚达到 VDS 峰值时、如何恢复呢？  看似自由的轮子体二极管 Qrr 主要发生      在死区期间 NFET 关闭后、因此 HV 电感反冲不会破坏结、并将其缓冲。  

也许 是为什么 HO 软电流驱动   在更高的栅极电阻后减少高 VDS 峰值、从而使振铃软化。  这会减慢 HO 图腾柱 流入栅极区域的电流、因此 DS 在米勒2之后的压摆速度在该过程中稍慢一些。  人们担心 的是、    相对于从压摆率较低且电流驱动较低的其他栅极驱动器收集的数据、高电阻可能会如何影响 NFET 阈值。  到电机 定子的导线有点长 (3.5')、可能不会帮助振铃 、但真正的交流感应电机似乎没有 导线长度问题。 很 奇怪、合成交流电流(梯形波)直接导致感应振铃、因为 GaN 集成驱动器模块环与正弦波 PWM 一样糟糕、TIDA-00909。