您好！
在 LM3150数据表的"确定 Ron 和 FS"部分的9.2.2.3节中、它说额外增加了200ns 作为外部 MOSFET 开启/关闭延迟的余量。 如果我们使用导通/关断延迟低得多的 MOSFET、例如(CSD18543Q3A)、它指定了9/8ns 的导通/关断时间、我们可以使用(TOF-MIN + 10ns)而不是(TOF-MIN + 200ns)吗？
尊敬的 David：
这是一个有用的信息、感谢您、我一直看到多个 PCB 上的稳压器(~33%)出现一些故障、有时会导致高侧 MOSFET 受损、而在选择反馈电阻器输出20.4V 时、其他时间会导致输出电压<3V。 我可以在下周提供原理图、如果这有所帮助、但现在我附上了 SS 引脚的示波器屏幕截图。 这是当器件输出<3V 但未使任一开关死后看到的典型波形。 查看数据表中的方框图、我认为如果触发了 VCC UVLO、热关断或 EN 引脚、则应出现此 SS 波形。 由于 EN 和 VCC 引脚测量的值正确、并且封装不接近热关断温度、因此在该特定的 PCB 上不应触发这些值。
您是否知道导致此问题的任何其他原因？ 如果有任何帮助，将不胜感激。 供参考：MOSFET 均为 TI CSD18543Q3A 器件。
非常感谢、
Oliver
感谢 Oliver 分享原理图、
我认为布局可能与您的故障问题有关。 2层电路板比4层电路板更难实现、如果 PGND 未通过低阻抗路径连接回低侧 FET、则会导致 MOSFET 交叉传导。
请参阅下面的建议楼层规划。 建议您将电路板固定好、然后重新测试。
希望这对您有所帮助？
David
尊敬的 David：
我已经在 HSF 中添加了一个10欧姆电阻器、我还包括一个与电阻器并联的二极管、该电阻器将在下降沿正向偏置、以尝试避免两个 FET 在任一开关沿导通。
随附的屏幕截图显示了这种修改后的两个 FET 栅极波形。 当温度发生变化时、PCB 的调节仍然很差。 我现在将保持模式不变、以排除交叉传导问题。 您建议您在哪里查看下一个？ 我想、由于输出电容大且 ESR 低、反馈可能不稳定。 我可以尝试当前未安装的前馈网络吗？
谢谢、
Oliver
尊敬的 David：
我已经放大到 HSF 栅极的上升沿：
我在 LSF 探针接地方面做得更好、因此消除了一些振铃。 下面是 HSF 关闭 FYI 的屏幕截图：
谢谢、
Oliver
