您好！
我的 UCC28950应用涉及 CC/CV 反馈(电池充电)当我尝试独立测试 CV 反馈时、我观察到以下情况：@ 无负载 IC 以突发模式运行、向变压器发送偶数个脉冲、电压@ COMP 引脚为稳态值850mV。 一旦我打开电子负载误差放大器并将其更改后、Comp 上的电压将增加至1.52V、这在数据表中的限制(0.8V 至2.8V)范围内。
如下图所示、占空比快速变化、占空比为50%、这会增加 O/p 电压、因此 IC 再次进入突发模式、这会产生"嘶嘶"噪声并可能损坏 MOSFET。
是导致问题的误差放大器、还是我必须与 IC 进行检查。
我在使用外部误差放大器时将 EA-和 COMP 短接在一起。
请参见下图
除了反馈环路中计算出的 R 和 C 值之外，我还尝试了多种其他值，但行为仍然明显相同。
如果你能帮助我找出问题在这种情况下的位置、那将会很好。
Rehards
Abhishek
您好，
根据建议、我检查了各种交叉频率组合。 电源保持在 CV 模式下、但问题在于占空比为何会达到满50%、甚至是@ EA+电压1.2V、这完全处于斜坡限制(0.8V 至2.8V)和 EA+引脚0.5V 至3.6V 范围内。 请参阅下图以供参考
图(a)
图(b)
EA+= 1.44V 时
图(c)
绿色= 直接连接到 EA+引脚的误差放大器的 o/p。 IC 的 EA 和 COMP 引脚短接以形成单位增益放大器。
仍然观察到占空比突然变化。
我是否需要在 EA-和 COMP 之间放置一个小电容器、以使 IC 响应速度变慢。 这种波形会产生大量的噪声、并且随着我继续增大、即使 O/p 电压保持稳定、也会增加噪声的负载振幅。
如果您有任何详细信息、请告诉我。
如果您观察图(b)、死区几乎消失了、当我仔细观察时、我只能观察到80nsec 死区、与其他情况一样、死区值为580nsec。 这也会导致所有4个 MOSFET 发热。
请检查以下2个波形
图1.
图2.
通道3 - PWM 输出 D
通道2 - PWM 输出 A (交叉 MOSFET 对)
CH1 -主变压器初级
当占空比突然变化时，我观察到输出 D 脉冲的频率变化，如上图所示。 在正常运行期间、频率正好为125KHz、但在突然变化期间、频率观察到为185KHz、如图2所示。
这可能是什么原因。
如果可能、您可以共享 MOSFET 关断的波形、因为我观察到 MOSFET 关断的波形非常不同、如下所示。
图 a
黄色- MOSFET VDS 蓝色- MOSFET VGS
图 A：VDS 开始在 VGS 高原下降，总导通时间为230nsec
图 b
黄色 - MOSFET VDS 蓝色- MOSFET VG
图 b 当栅极电压变为负(即、e)时、相同的 MOSFET 星形关闭当下部 MOSFET 导通时、上部 MOSFET 开始关闭、这几乎会产生
切换2之间的死区可忽略不计、这种情况对于另一个桥臂也是类似的。
您好 Abhishek
您能给我发送您的原理图吗-我的电子邮件地址是 colingillmor@ti.com
这里会发生非常奇怪的情况-如果环路带宽为1kHz、那么它不能像您看到的那样快速地改变占空比-噪声是常见的原因。 我不会将负载增加太多、进入"大声嘶嘶声"区域-让我们尝试让系统在相对较轻的负载下安静地运行、然后增加负载。
栅极波形上出现"脉冲"的最可能原因是系统丢失了 ZVS、并出现米勒效应。 UCC28950 DS 在第64页上有一些栅极波形、我在这里添加了一些注释。
您好，Colin，
我已经向您发送了包含我的评论的原理图。 请仔细查看。 同样、请参阅下面的波形。 栅极电压(测量值为@次侧脉冲变压器)与 MOSFET QA 的 VDS 间的关系。
这也是一个奇怪的波形。
由于我在外部连接了脉冲变压器，所以在栅极波形上观察到了噪声，虽然我将导线长度保持在非常短的水平，但由于这是 高频信号和非常高的 dV/dT，导线的小电感可能会增加噪声，但看起来还不错。 即使认为观察到的尖峰是在死区期间、但如果确实需要消除、我认为它不会打开 MOSFET (错误触发)。 选择新布局将是解决方案之一、但在此之前、我想证明其功能、因此我现在不打算采用新布局。
此致
Abhishek
高卡盘、
感谢您的建议。
我使用了 UCC28950设计表中提到的相同公式来找出补偿组件值。
我还更改了反馈组件并提供了+12V 参考。 它保持 CV 模式、但具有类似的效果(也在该模式下观察到嘶声噪声和不均匀的脉冲)。
关于噪声：误差放大器信号看起来很嘈杂，因为测量是用具有长引线的探针完成的，当我用桶形尖端方法测量时，没有观察到噪声，因此我不认为噪声是问题。 图2 (CH4信号 EA+)
我还尝试将10nF 和100nF 电容(0805 X7R)与底部电阻器并联、但没有显著变化。
反馈和基准都非常稳定。
请参见下图。
图1. 图2.
我在主变压器 NP=43、NS=3 (43:3:3)的匝数比为14时提供了空气间隙、因此占空比 为~75%时、我应该得到所需的18V 电压。
我将尝试使用匝数比较低的新变压器、因此我的最大占空比将从75%降低到50%。 我对这一解决方案不太确定，但我将尝试一下。
我对变压器有2个问题：
1_为什么 您说磁化电感或漏电感会影响性能、我认为磁化电感越小、我可能无法获得精确的 PCM 控制、因为在主电流中 将存在大量磁化电流、但这会导致 这样的振荡行为。
2_如果我为磁芯间隙，它将减小磁化电流，但通过这样做，我将增加漏电感(不大，但几乎没有变化)如果我能够消除所需的额外垫片电感，它将减少一些布板空间。 我可以进一步优化布局、并且 mu 成本也会降低一点点。 将磁芯捕捉到这样的振荡行为？
如果您对此有任何想法、请告诉我。
其次，我在这里没有任何电阻负载，所以我只能在电子负载上运行... 尽管我还会继续寻找电阻负载。
此致
Abhishek
