[参考译文] UCC27531：UCC27531驱动器电流和 MOS_G 波形

您好、用户：

感谢您的提问、我与 John 合作、也将帮助您完成这篇帖子。

骤降看起来很长、因此可能需要研究 VDD 电源。 我们还能看到 Vdd 在骤降期间发生了什么情况吗？

当开关打开时、GND/源极引脚可能会出现反弹。 如果 FET 基准在弹跳、栅极可能与其一起弹跳、只要满足 Vth、这是可以的。 确保驱动器接地和 FET 源靠近 IC 且处于同一电位非常重要。

此外、您能否告诉我您使用的是哪种栅极钳位二极管？ 2nF 栅极电容器的用途是什么？

谢谢、

尊敬的：

 修改了我的波形。  我 没有绘制 PCB 布局并手动进行测试。   我使用正常齐纳二极管和2nf 栅极电容器 来约束 米勒效应。
我尝试删除栅极电容器，但波形 相同。
我想驱动电流可能会有一点小 、这会导致 MOSFET (IRF1404)总栅极电荷=200nc。  我不确定栅极电阻器是否合适？  

 我有一个问题、米勒平台是否会导致骤降。 非常感谢。

D_Waveform：

G_Waveform：

您好、

感谢您的更新。 您能否确认 D_Waveform = DRAIN 且 G_Waveform = GATE？ 很难分辨波形在同一幅图上的变化情况。 但是、如果 D_Waveform 是 LS 关闭时的漏极波形、那么...

当驱动电压波形大约为5V 时、会发生米勒区域。 这种米勒效应可视为 G_Waveform 中的快速下降-当漏极电压开始摆动时、该下降会被克服。 由于漏极电压达到电源轨正常、米勒电压不是问题。

关断和反电动势后、漏极波形上的较长压降可能是大 FET 源电感导致的接地反弹所致。 当 LS 开关关断时、如果漏极电压变得太快、则最终会有更多的负载电流流经 FET。 如果存在较大的源极电感和较大的环路区域(例如来自试验电路板)、则负载电流将被该电感保持、从而在 FET 源极和 GND 引脚之间产生电压差。 当 WRT 至 GND 时、源极引脚上的这种尖峰会表现为栅极引脚上的骤降。

为了确认接地反弹、您可以探测 FET 源- GND、以查看它们在整个开关周期内是否具有相同的电势。 确保在尽可能靠近 FET 和 IC 引脚的位置进行测量。

为了最大程度地减少接地反弹-拧紧回路区域。 当您打开/关闭 FET 时、环路区域从二极管/电机变为更大的环路电源/驱动器/FET/电机。 环路面积的这种变化将产生磁通变化、因此会感应电压。 由于返回路径在2个环路中是公共的、因此返回路径上将出现电压。 因此、环路面积应该相似、以避免磁通量的大变化。 根据法拉日定律、如果您增加从大环路切换到小环路或 FET 关断所需的时间、则可以降低感应电压、因此增大 R_GATE 关断也会有所帮助。

谢谢、